个7位的（ ）字段，它们用于指定（ ）2个源操作数和1个目标操作数的地址。
6 CPU从内存取出一条指令并执行该指令的时间称为（ ），它常用若干个（ ）来表示。
7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ ）和8个（ ）。
8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高传输速率，单位是（ ）。
9 DMA控制器按其结构，分为（ ）DMA控制器和（ ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。
10 64位处理机的两种典型体系结构是（ ）和（ ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。 三、简答题（每小题8分，共16分）
1 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？ 2 一台机器的指令系统有哪几类典型指令？列出其名称。 五、设计题（12分）
现给定与门、或门、异或门三种芯片，其中与门、或门的延迟时间为20ms，异或门的延迟时间为60ns。
⑴请写出一位全加器（FA）的真值表和逻辑表达式，画出FA的逻辑图。 ⑵画出32位行波进位加法器/减法器的逻辑图。注：画出最低2位和最高2位（含溢出电路）
⑶计算一次加法所用的总时间。 六、计算题（12分）
某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问。若cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。 七、设计题（15分）
CPU的数据通路如图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。 机器指令“ADD R2,R0”实现的功能是：将寄存器R2和R0中的数据进行相加，求和结果打入到寄存器R0中。请画出该加法指令的指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）
16
本科生期末试卷（七）
一、选择题（每小题1分，共15分）
1 冯·诺依曼机工作的基本方式的特点是（ ）。 A 多指令流单数据流B 按地址访问并顺序执行指令 C 堆栈操作D 存贮器按内容选择地址
2 在机器数（ ）中，零的表示形式是唯一的。 A 原码 B 补码 C 移码 D 反码
3 在定点二进制运算器中，减法运算一般通过（ ）来实现。 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器
4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。
A 0-64MB B 0-32MB C 0-32M D 0-64M 5 主存贮器和CPU之间增加cache的目的是（ ）。
A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量
6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ ）。
A 堆栈寻址方式 B立即寻址方式C 隐含寻址方式 D 间接寻址方式 7 同步控制是（ ）。
A 只适用于CPU控制的方式B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式 8 描述PCI总线中基本概念不正确的句子是（ ）。 A PCI总线是一个与处理器无关的高速外围设备 B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备D 系统中只允许有一条PCI总线
9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的
17
容量为（ ）。
A 512KB B 1MB C 256KB D 2MB
10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存 11 特权指令是由（ ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心程序 D I/O程序 12 虚拟存储技术主要解决存储器的（ ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三者兼顾 13 引入多道程序的目的在于（ ）。
A 充分利用CPU，减少等待CPU时间B 提高实时响应速度 C 有利于代码共享，减少主辅存信息交换量D 充分利用存储器 14 64位双核安腾处理机采用了（ ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+资源重复 15 在安腾处理机中，控制推测技术主要用于解决（ ）问题。 A 中断服务B 与取数指令有关的控制相关
C 与转移指令有关的控制相关D 与存数指令有关的控制相关 二、填空题（每小题2分，共20分）
1 在计算机术语中，将ALU控制器和（ ）存储器合在一起称为（ ）。 2 数的真值变成机器码可采用原码表示法，反码表示法，（ ）表示法，（ ）表示法。
3 广泛使用的（ ）和（ ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。
4 反映主存速度指标的三个术语是存取时间、（ ）和（ ）。 5 形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令时（ ）寻址。
6 CPU从（ ）取出一条指令并执行这条指令的时间和称为（ ）。
7 RISC指令系统的最大特点是：只有（ ）指令和（ ）指令访问存储器，其余指令的操作均在寄存器之间进行。 8 微型机的标准总线，从带宽132MB/S的32位（ ）总线发展到64位的（ ）总线。
9 IA-32表示（ ）公司的（ ）位处理机体系结构。
10 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ ）字段，用以指明哪些指令可以（ ）执行。 三、简答题（每小题8分，共16分）
1 存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各有什么特点？
2 画出DMA传送数据流程图。 四、分析题（12分）
某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式： ① 串行进位方式 ② 并行进位方式 五、计算题（10分）
某计算机系统的内存储器又cache和主存构成，cache的存储周期为30ns，主
18
存的存取周期为150ns。已知在一段给定的时间内，CPU共访问内存5000次，其中400次访问主存。问： ① cache的命中率是多少？
② CPU访问内存的平均时间是多少纳秒？ ③ cache-主存系统的效率是多少？ 七、设计题（15分）
图1所示为双总线结构的机器，IR为指令寄存器，PC为程序计数器（具有加1功能），M为主存（受R/W#读写信号控制），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1O表示寄存器R1的输出。未标信号的线表示直通，不受控制。 ① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作。画出其指令周期流程图。
② 若将主存M分成数存和指存两个存储器，通用寄存器R0～R3的输出直接连到x或y暂存器。请修改数据通路，画出“ADD R2，R0”指令的指令周期流程图。
③ 执行同一个ADD指令，第②种情况下机器速度提高多少倍？
本科生期末试卷（八）
一、选择题（每小题1分，共15分） 1 下列数中最小的数是（ ）。
A （101001）2 B （52）8 C （101001）BCD D （233）16
2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。 A 对程序员的训练要求来说，需要硬件知识B 汇编语言对机器的依赖性高C用汇编语言编写程序的难度比高级语言小D汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读
19
写操作。
A 流水 B 资源重复 C 顺序 D 资源共享 5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令B用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令 7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器B MMX是一种多媒体扩展结构 C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器 8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。 A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。 A 存储介质 B 驱动装置 C 控制电路 D 计数器 12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场 13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ ）项不属于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总线管理 14 下面陈述中，（ ）项属于存储管理部件MMU的职能。 A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属于安腾的执行单元。
A 浮点执行单元 B存储器执行单元C 转移执行单元 D 定点执行单元 二、填空题（每小题2分，共20分）
1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ ）。 3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若干个（ ），而后者又包含若干个（ ）。
20