台州学院毕业设计（论文）
1. 引言
随着大规模集成电路技术的发展，中央处理器(CPU)、随机存取存储器(RAM)、只读存储器(ROM)、(I/O)接口、定时器/计数器和串行通信接口，以及其他一些计算机外围电路等均可集成在一块芯片上构成单片微型计算机，简称为单片机。单片机具有体积小、成本低，性能稳定、使用寿命长等特点。其最明显的优势就是可以嵌入到各种仪器、设备中，这是其他计算机和网络都无法做到的。
波形存回系统(存回系统指存储与回放系统,下同)应用广泛，种类繁多，性能各异，分类也不尽一致。
A.按照频率范围分类可以分为：超低频波形存回系统、低频波形存回系统、视频波形存回系统、高频波形发生器、甚高频波形发生器和超高频波形存回系统。
B.按照输出波形分类可以分为：正弦波形存回系统和非正弦波形存回系统，非正弦波形存回系统又包括：脉冲波形存回系统，函数波形存回系统、扫频波形存回系统、数字序列波形发生器、图形波形存回系统、噪声波形存回系统等。
C.按照波形存回系统性能指标可以分为一般波形存回系统和标准波形存回系统。前者指对输出信号的频率、幅度的准确度和稳定度以及波形失真等要求不高的一类波形存回系统。后者是指其输出信号的频率、幅度、调制系数等在一定范围内连续可调，并且读数准确、稳定、屏蔽良好的中、高档波形存回系统。
波形存回系统是一种常用的信号源，广泛应用于科学研究、生产实践和教学实验等领域。特别是在通信系统的科研实验中，常常需要用到多种不同频率和相位的信号，如正弦波、三角波、方波和锯齿波等，因此多功能波形存回系统应用十分广泛。在数字化时代的今天，经典的由模拟电路组成的波形存回系统已经渐渐远离了人们，取而代之的是电路简洁、功能多样、功耗低的数字电路。在以后的时间里，将会有越来越多的数字化的波形存回系统运用在各种科学技术领域和工程实践中，给人们的日常生活带来更多的便利。
2．研究内容与方案论证
2.1 研究内容
本文是做基于单片机的信号存储与回放的设计，设计并制作一个波形采集、存储
1
台州学院毕业设计（论文）
与回放系统，示意图如图2-1所示。该系统能同时采集两路周期信号波形，要求系统断电恢复后，能连续回放已采集的信号，显示在示波器上，题目的要求是将待测信号进行数字存储，并通过普通示波器将被测信号显示出来。由于等测信号为模拟信号，存储过程为数字方式，故应该将模拟信号进行量化处理，然后存储到存储器中，当需要显示的时候，从存储器读出数据并恢复为模拟信号，并送往普通示波器Y输入端，在X输入端加入相应的扫描信号，采有X-Y方式观察信号的波形。因此，设计的重点是模拟信号的处理与采样、数字信号的存储、普通示波器的显示控制、系统的控制4个方面。 A通道输入 A通道输出 存储 输入 采样 输出 D/A 与控制 电路 与 电路 A/D 89S52芯片 输入 输出 D/A B通道输入 B通道输出 电路 电路 显示 图2-1 波形采集、存储与回放系统示意图
（1）能完成对 A 通道单极性信号（高电平约 4V、低电平接近 0V）、频率约 1kHz 信号的采集、存储与连续回放。要求系统输入阻抗不小于10 kΩ，输出阻抗不大于1kΩ。
（2）采集、回放时能测量并显示信号的高电平、低电平和信号的周期。原信号与回放。信号电平之差的绝对值≤50 mV，周期之差的绝对值≤5%。
（3）系统功耗≤50mW，尽量降低系统功耗，系统内不允许使用电池。
2.2 方案论证
方案1：以单片机89S52为系统核心，以外部AD、存储、DA等器件实现信号的采集、存储与回放功能，整个系统简单灵活，便于实现，功耗低，成本低，便于维修和批量生产，整个电路需要的相应外围电路，简单灵活。
方案2：以带有IP核的FPGA/CPLD完成对信号的采集、存储、显示以及AD\\DA转化等功能，由IP核实现人机交互及信号处理等功能。该方案结构紧凑、可以实现复杂测量与控制只是操作过于繁琐、系统功耗也很大。
2
台州学院毕业设计（论文）
方案3：核心采用C51F149单片机，利用单片机内部的12位高精度AD转换器实现对信号的采集，采用外挂AT24C512存储信号数据，并由D/A完成DA功能转换，配合相应的输入输出电路完成相应的电压转换，1602液晶显示输出相应的各项信息，整个电路比较复杂。
经过以上各个方案的分析比较，本次设计采用方案1。
3. 系统硬件设计
3.1 系统原理概述
按照系统设计功能的要求，初步确定设计系统由主控模块、时钟模块、存储模块、键盘接口模块、显示模块和闹铃模块共6个模块组成，电路系统构成框图如图3-1所示。主控芯片使用52系列AT89S52单片机，时钟芯片使用美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片DS1302，存储模块采用美国ATMEL公司生产的低功耗CMOS串行EEPROM存储芯片AT24C02。DS1302作为主要计时芯片，可以做到计时准确。更重要的是，DS1302可以在很小电流的后备 （2.5～5.5V电源，在2.5V时耗电小于300nA）下继续计时，并可编程选择多种充电电流来对后备电源进行慢速充电，可以保证后备电源基本不耗电。我也以这一代表性的机型进行系统的设计。
其主要功能如下：
（1）8KB可改编程序Flash存储器（可经受1000次的写入/擦除周期） （2）全静态工作：0Hz～24MHz （3）三级程序存储器保密 （4）128×8字节内部RAM （5）32条可编程I/O线 （6）2个16位定时器/计数器 （7）6个中断源 （8）可编程串行通道 （9）片内时钟振荡器
3
台州学院毕业设计（论文）
图3-1 系统设计框图
系统设计如图3-1所示。模拟信号通过信号调理模块（阻抗变换、程控放大、触发电路），将模拟信号的幅值大小调理到高速AD（AD9225）的输入范围0—4V。然后通过AD9225对信号进性采样。采用外部有源晶振作为高速AD的采样时钟来控制恒定的采样率4MHz（晶振的固有振荡频率），在FPGA内部增加波形存储控制模块，当满足触发条件时FPGA以下抽样的方式对AD转换得到的数据进行存储，抽样频率由可水平分辨率来控制（若为AUTO功能，则与信号的频率有关）。将抽样的数据分别存储到双口RAM中,在送入行列扫描电路（2片DAC0800）前经过了波形显示控制模块，它的作用是对RAM的数据及读入起始地址的进行处理。从而实现波形在模拟示波器上的左右平移。同时在FPGA内部实现了512点的FFT计算，成功得分析了输入信号的频谱。
3.2 微型处理器
AT89S52单片机是ATMEL公司生产的51系列单片机中的一种，其特性与51单片机基本一样。89S52的主要性能包括:
（1）与51位控制器产品系列兼容； （2）宽工作电压范围，VCC可为2.7V～6V； （3）全静态工作，可从0Hz 至16Hz； （4）128×8位内部RAM； （5）32条可编程I/O线；
4
台州学院毕业设计（论文）
（6）两个16位定时器/计数器；
（7）中断结构具有5个中断源和2个优先级。 89S52的内部硬件结构如图3-2所示。
1234567891011121314151617181920P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RSTP3.0(RXD)P3.1(TXD)P3.2(INT0)P3.3(INT1)P3.4(T0)P3.5(T1)P3.6(WR)P3.7(RD)XTAL2XTAL1GNDVCCP0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)EA/VPPALE/PROGPSENP2.7(A15)P2.6(A14)P2.5(A13)P2.4(A12)P2.3(A11)P2.2(A10)P2.1(A9)P2.0(A8)4039383736353433323130292827262524232221
图3-2 89S52引脚图
89S52单片机采用40引脚双列直插封装(DIP)形式。采用方形封装工艺。由于受到引脚数目的限制，所以有一些引脚具有第二功能。在单片机的40条引脚中，有2条专用于主电源的引脚，2条外接晶体的引脚，4条控制和其它电源复用的引脚，32条输入/输出引脚。下面分别说明这些引脚的名称和功能。
（1）主电源引脚Vcc和GND
Vcc：芯片主电源，正常工作时接+5V电源。 GND：接电源地。
（2）时钟振荡引脚XTAL1和XTAL2
XTAL1: 接外部晶体的一端。在单片内部，它是反相放大器的输入端，该放大器构成了片内振荡器。在测外部时钟电路时，对于HMOS单片机，此引脚必须接地；对CHMOS单片机，此引脚作为驱动端。
XTAL2: 接外部晶体的另一端。在单片机内部,接至上述振荡器的反相放大器的输出端，振荡器的频率是晶体振荡频率。若采用外部时钟电路时，对于HMOS单片机，该引脚输入外部时钟脉冲；对于CHMOS单片机，此引脚应悬空
（3）控制信号引脚RST/Vpd、ALE/PROG 、PSEN和EA/Vpp
5