燕山大学本科生毕业设计（论文）
址/数据总线。当定义为I/O口时，为准双向I/O口，需外接上拉电阻，在写入1后就成为高阻抗输入口。在对片内FLASH编程时P0口接收字节代码，在程序校验时输出字节代码。程序校验期间应外接上拉电阻。
第二，P1口为准双向通用I/O口，能负担4个TTL负载。在FLASH编程和校验时定义为低8位地址线。它的第二功能如下：
P1.0：定时/计数器T2的外部计数输入。
P1.1：定时/计数器T2捕获/再装入触发及方向控制。 P1.5：MOSI。 P1.6：MISO。 P1.7：SCK。
第三，P2口(2l-28)内接上拉电阻的8位准双向I/O口，能负担4个TTL负载。当访问外部存储器时定义为高8位地址总线，只需8位地址线时，它将输出特殊功能寄存器中内容。
第四，P3口(10-17)内接上拉电阻的8位准双向I/O口，能接4个TTL负载。它的第二变异功能如下：
P3.0：RXD(串行接收端口)。 P3.1：TXD(串行发送端口)。 P3.2：外部中断0请求端。 P3.3：外部中断1请求端。
P3.4：定时/计数器0外部计数输入端。 P3.5：定时/计数器1外部计数输入端。 P3.6：外部数据写选通。 P3.7：外部数据读选通。
2.1.3.3 控制和复位引脚 第一，RST复位信号输入端。振荡器起振后，该引脚置高电平，并持续2个机器周期以上系统进行复位。在定时监视器定时输出后引脚置成高电平并持续96个振荡周期。特殊功能寄存器AUXR中的DISRT0位可以使复位无效。默认的DISRT0位状态，RST引脚上的高电平有效。
第二，ALE地址锁存使能端。当访问外部器件时ALE的负跳变将低8
6
第2章 STC12C5A60S2单片机的介绍
位地址读入锁存器。在FLASH编程时输入编程脉冲。在非访问外部器件期间，ALE仍以1/6振荡频率的常量输出，可用于外部计数或时钟信号。当访问外部数据器件时将跳过一个ALE脉冲。如果需要，可对特殊功能寄存器区的地址为8EH单元的D0位置1，可禁止ALE输出，而只有在执行MOVX或MOVC等指令时ALE才被激活，仍输出锁存有效，否则被微弱拉高。在执行外部程序时，该设定禁止ALE位无效。
2.2 本章小结
本章主要介绍了单片机，包括该单片机的特性，硬件结构和引脚功能，为以后的内容打下基础。
7
燕山大学本科生毕业设计（论文）
第3章 系统模块分析
3.1 A/D转换模块
本章主要以模块化的形式分析介绍我设计的多路信号采集器，系统主要包括：A/D转换模块、LCD显示模块、串口通信模块。在每一模块中分别分析了所使用器件的器件特性、引脚功能、工作原理以及该模块的工作原理和原理图。
3.1.1 A/D转换芯片的选择
随着模数转换技术快速发展，A/D转换器的种类也越来越多，目前使用广泛的有：余数反馈比较式A/D转换器、V/F变换式A/D转换器、逐次逼近式A/D转换器、双积分A/D转换器等等。
(1)余数反馈比较式A/D转换器 这种转换方式分辨率很高，量化误差小，转换精度高。这种转换方式的速度主要受两个因素的限制：一是每次循环进行电压数字转换的时间；二是余数模拟电压的建立时间。目前，采用这种方式的A/D芯片，通过辅之以一些另外的技术措施，其转换速度还是比较快的。
(2)V/F变换式A/D转换器 由于应用了积分电容，具有很好的抗干扰性能、良好的线性度和高的分辨率，电路结构简单。缺点是转换速率低，在一些非快速的检测信道中愈趋向使用V/F变换式A/D转换器代替通常的A/D转换器。
(3)逐次逼近式A/D转换器 这种转换方式速度高，外用元器件也不多，大多数单片集成A/D转换器芯片多采用此种方式。但对快速变化的输入信号应配备采样保持器才能保证转换精度的要求。此外，A/D转换器本身对输入信号中的噪声无抑制作用，必须采用外加软硬件抗干扰措施，才能抑制输入信号中大部分随机干扰。
(4)双积分A/D转换器 这种转换方式抗干扰能力强，具有较高的转换精度，电路结构简单，编码方便，但转换速率低，常用于速度要求不高，精度要求较高的测量仪器仪表中。
8
第3章 系统模块分析
在本系统中，根据实际需要和性价比综合考虑，采用了TI公司生产的TLC2543C，11路12位开关电容逐次逼近串行A/D转换器，采样率为66 ksps，在工作温度范围内10us转换时间。除了高速的转换器和通用的控制能力外，本器件有一个片内的14通道多路器可以在11个输入通道或3个内部自测试电压中任意选择一个。采样—保持是自动的。在转换结束时，转换结束EOC输出端变高以指示转换的完成。本器件中的转换器结合外部输入的差分高阻抗的基准电压，具有简化比率转换、刻度以及模拟电路与逻辑电路和电源噪声隔离的特点。开关电容的设计可以使在整个温度范围内有较小的转换误差。此多通道，小体积的TLC2543C器件，线性误差小，节省I/O资源，成本较低，特别适用于单片机数据采集系统的开发[3]。
3.1.2 TLC2543芯片的说明
3.1.2.1 芯片特性 具有11个输入端的12位模数转换器TLC2543是TI公司于近几年推出的一种性能价格比较优的12位A/D转换芯片，具有多种封装形式，并具有民用级、工业级、军用级产品。在产品型号、规格、封装形式、适用范围等方面，已形成一个系列。TLC2543的特点：
12位分辨率A/D转换器。
在工作温度范围内10us转换时间。 11路模拟输入通道。 3路内置自测方式。 采样率为66ksps。 线性误差±1LSBmax。 有转换结束输出EOC。 具有单、双极性输出。 可编程的MSB或LSB前导。 可编程输出数据长度。
3.1.2.2 引脚功能 TLC2543有20根引脚，其它封装形式引脚数及引脚功能相同。引脚的功能简要分类说明如下：
电源引脚。Vcc：20脚，正电源端，一般接+5V。GND：10脚，地。GND
9
燕山大学本科生毕业设计（论文）
是内部电路的地回路端。REF+：14脚，正基准电压端。基准电压的正端被加到REF+，最大的输入电压范围由加于本端与REF-端的电压差决定，一般接+5V。REF-：13脚，负基准电压端。基准电压的低端被加到REF-，一般接地。
控制引脚。/CS：15脚，片选端。由高到低有效，由外部输入。在/CS端由高变低时，内部计数器复位。由低变高时，在设定时间内禁止DATA INPUT和I/O CLOCK。EOC：19脚，转换结束端。在最后的I/O CLOCK下降沿之后，EOC从高电平变为低电平并保持到转换完成和数据准备传输为止转换。I/O CLOCK：18脚，输入/输出时钟端。I/O CLOCK接收串行输入信号并完成以下四个功能：a)在I/O CLOCK的前8个上升沿，8位输入数据存入输入数据寄存器。b)在I/O CLOCK的第4个下降沿，被选通的模拟输入电压开始向电容器充电，直到I/O CLOCK的最后一个下降沿为止。c)将前一次转换数据的其余11位输出到DATA OUT端，在I/O CLOCK的下降沿时数据开始变化。d)I/O CLOCK的最后一个下降沿，将转换的控制信号传送到内部状态控制位。
模拟输入引脚。AIN0～AIN10：1～9脚、11～12脚，模拟量输入端。11路输入信号由内部多路器选通。对于4.1MHz的I/O CLOCK，驱动源阻抗必须小于或等于50Ω，而且用60pF电容来限制模拟输入电压的斜率。
控制字输入引脚。DATA TNPUT：17脚，串行数据输入端。由4位的串行地址输入来选择模拟量输入通道，选择通道及输出数据格式的控制字由此输入。
转换数据输出引脚。DATA OUT：16脚，A/D转换结果的三态串行输出端。/CS为高时处于高阻抗状态，/CS为低时处于激活状态[4]。
3.1.2.3 TLC2543和单片机的接口电路设计 在80C51系列微处理器中都不带SPI或相同的接口能力，为了和TLC2543模数转换器接口，需要用软件来合成SPI的操作，这样数据传送速率下降，受微处理器指令周期时间控制，因而受微处理器的时钟频率影响。因此要尽可能选择微处理器的最高始终频率，以减小指令周期时间，优化接口数据传输速率[5]。
10