本科生毕业设计（论文）
外文科技文献译文
译文题目（中文）： 时钟频率的变化和多核处理器的吞吐量
对模具对模具和内模参数的影响
（英文）： Impact of Die-to-Die and Within-Die Parameter
Variations on the Clock Frequency and Throughput of Multi-Core Processors
学 院 工学院 专业班级 10电子信息工程1班 学生姓名 陈 扬 学 号 10031124 指导教师 许晓洁
日 期 2014年 1月 2日
外文科技文献译文
译文
时钟频率的变化和多核处理器的吞吐量对模具对模具和内模参数的影响
基思答：鲍曼，会员，IEEE，阿拉河Alameldeen，会员，IEEE，SRIKANTHT.斯里尼瓦桑，会员，IEEE，和Chris B.威尔克森，会员，IEEE
摘要
一个统计性能模拟器被开发用来探索参数变化的最大时钟的影响多核的频率（ FMAX ）和吞吐量的分布处理器在将来的22纳米技术。该模拟器捕获 的管芯到管芯（ D2D ）和内模（ WID）晶体管的影响并在关键路径延迟互连参数变化死。模拟器的一个关键组成部分是分析性的多核处理器的吞吐量模型，使计算高效，准确的吞吐量的计算，比较与周期精确模拟器的性能，对于单线程 和高度并行的多线程（MT ）的工作负荷。基于以前的微处理器，三角架构设计多核心处理器与任何小型，中型或大型核预计在22纳米技术进行调查一个广泛的设计选择。这三个多核心处理器最大吞吐量恒定的管芯面积内进行优化。 传统的单核处理器也缩小到22纳米技术提供一个基准比较。其显著的贡献从本论文主要有： 1 ））产品层面的变化分析多核处理器必须注重吞吐量，而不是仅仅FMAX ，和2 ）多核心处理器更宽容的变化比单核处理器由于内存延迟的影响较大和带宽的吞吐量。为了阐明这两点，统计模拟表明，多核和单核与等效的总核心面积的处理器也有类似的FMAX分布（平均为9％和标准差下降5 ％ ）为MT的应用。而相比之下，单核处理器，内存延迟和带宽限制显著限制上FMAX吞吐量依赖于多核处理器，从而降低了吞吐量意味着退化和标准偏离50％为中小型核心设计，30％的大型核心设计。这种改进的通量分布表明，多核心处理器 能显著降低了产品的设计和工艺开发由于参数变化较复杂单核处理器，从而实现更快的上市时间高性能的微处理器产品。
1
外文科技文献译文
关键词：时钟频率分布，关键路径延迟的变化，裸片到裸片（ D2D ）变型中，管芯间的变化，内模的变化，最大时钟频率（ FMAX ）分布，多核，参数的波动，参数变化性能分布，通量分布，内模（WID ）的变化。
1.引言
微处理器一直是脆弱的参数变化在生产过程中。如收稿2008年5月17日，经修订的2008年8月15日。首次出版2009年5月19日，公布2009年11月18日当前版本。作者是与英特尔公司，希尔斯伯勒， OR 97124美国
（电子邮箱： keith.a.bowman @ intel.com ; alaa.r.alameldeen @ intel.com ; SRIKANTH 。t.srinivasan @ intel.com ; chris.wilkerson @ intel.com ） 。
数字对象标识符10.1109/TVLSI.2008.2006057
工艺技术的不断扩展，不同的晶体管和互连特性增加相对于标称设计目标。参数变化带来的不利影响在最大时钟频率（ FMAX ）和微处理器的功率也变得更加显着的技术定标[1]， [2]。参数的变化可以被分类分为两类：芯片对芯片（ D2D ）和内模（ WID ）。D2D的变化，从很多到很多，晶圆到晶圆，以及所产生的在晶圆内变化的部分，影响到所有晶体管和在模具互连平分。相反， WID的变化，由随机和系统组件，诱导不同穿过模具的电特性[3]。随机WID参数变化波动随机和独立地从设备到设备（即，设备到设备相关为零） 。一从重复的WID系统参数变化结果和指导原则，其中设备到设备的相关性根据经验确定的之间的距离的函数的设备。虽然系统WID的变化呈现出相关行为，这些变化的轮廓可以随机从模具更改为死亡。从设计的角度，系统地参与发展变化表现为连续的，平滑相关随机WID变化[1]， [3] - [6]。
在设计高性能微处理器的重要性准确估计参数变化的影响对产品级性能直接关系到整体收入的公司。高估增加了设计的复杂性，这可能导致更高的功率消耗，增加了在设计时，增加了芯片尺寸，排斥其他好的设计方案，甚至错过市场窗口[3]。相反，低估可能危及产品性能和总产率以及增加的硅调试时间[3]。综上所述，高估变化影响的设计努力和低估变化影响的制造努力。
2
外文科技文献译文
在最近几代技术，多核心处理器拥有成为一个高能效的方法来设计高性能 微处理器。多核心处理器采用更大于1芯上的管芯，其中核心和核心的数量复杂性是一个关键的设计折衷。多核心处理器可以实现比单核处理器更好的性能通过在执行线程多线程（MT）的应用整个内核平行。
以往的研究已经调查了D2D的影响，在FMAX和功率分布WID参数变单核处理器的[1]，[2]，[4]，[5]，[7]，[8]。该参数变化对功率，泄漏的地方是thedominant变化分量，并不能从根本上改变的影响从单核到多核处理器。多核处理器可以使更精细的粒度配售部分芯片进入睡眠状态。当芯片上的所有晶体管都在一个操作模式，然而，D2D的相对效果和在泄漏的WID参数变化预计是相似单核和多核处理器之间。与此相反，多核设计代表了微处理器的根本性转变从传统的单核心设计的性能，凡在MT应用的并行性在整个开发芯在模具中。本文的D2D和WID参数变化的影响在多核心的FMAX和吞吐量的分布处理器[ 9 ]进行了探讨。吞吐量指标表示实际的微处理器的性能，从而提供了一个器件和电路参数的构架层次的角度来看变性。在第二节中，一个分析多核处理器通过模型推导，以实现准确的吞吐量计算对于高度并行的工作负载运行时的效率。在第三节中，三多核处理器和单核处理器预计在未来的22纳米技术根据历史数据和传统的比例趋势。施加的分析通过模型中，多核心处理器优化是在第四节描述，最大限度地通过三个多核心处理器。在第五节，分析通过模型集成到一个统计性能模拟器，其拍摄D2D的影响，并在整个模具关键路径延迟WID参数变化生成FMAX和吞吐量的分布对于给定的多核设计。在第六节，参数变化的影响在三个FMAX和吞吐量的分布和分布最佳的多核处理器和单核处理器提出。第七节最后结的关键见解。
2.多核处理器的吞吐量模型
紧凑的吞吐量分析模型推导，使多核的计算效率和精确预测处理器的吞吐量为高度并行MT的应用程序。自带统计性能仿真器，其中将要描述在第五部分，进行上千吞吐量计算每多核心的设计，运行时效率是一个重要的特征。出于这个
3
外文科技文献译文
原因，一个分析建模方法是理想而不是在计算上昂贵的吞吐量模拟器。吞吐量模型推导开始通过分离模面积（Adie）在两个主要部分作为
Adie?Acores?AL2(N). (1)
AL2(N)A1MB缓存区域共享缓存。以兆字节
Acores是总面积分配给内核，其中每个芯假定包含私有级（L1）指令和数据缓存。
AL2(N)与芯的总电平2（L2）高速NSL2(N)?为单位的二级缓存大小为计算公式为
SL2(N)?
AL2(N)A1MB (2)
其中A1MB是每1字节的高速缓存区域，如由下式确定工艺技术。
对于一个给定的工作负载，每个指令（CPI）的周期为一单核被建模为
CPI(1)?CPIcom?Mrate(SL2(1))Lmiss(Fclk). (3)
CPIcom消费物价指数的计算组成部分，是核心CPI具有完善的L2缓存（即，无缓存未命中）。CPIcom是独立处理器的时钟频率的（Fclk）。Mssim(SL2(1))，命中率。是每个SL2(1)指令未命中的高速缓存中的数的大小。Lmiss(Fclk)，丢失率，是平均 每个L2高速缓存未命中周期数。Lmiss(Fclk)是一种Fclk的函数。Lmiss(Fclk)和
Mrate(SL2(1))的产物指内存延迟和内存带宽的组件的消费物价指数。SL2(1)是有效的二级缓存大小为一个核心。如果铁心没有在高速缓存共享的代码或数据，则平均每个核心的缓存大小为1/Nth整个二级高速缓存的大小(SL2(1)?SL2(N)/N)。对于共享的代码或数据应用，工作集大小是由平均数调整（Nshare）内核共享的L2高速缓存行的，Nshare(N)是一个N函数。平均缓存大小为一个单一的核心是计算如[10]
4