数字钟的设计与制作
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计要求 1，设计指标
（1）时间以12小时为一个周期； （2）显示时、分、秒；
（3）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； （4）计时过程具有报时功能，当时间到达整点后进行蜂鸣报时10秒；
（5）具有清零功能，具有开机自动清零功能，并且在任何时刻，按动清零开关，可以进行计数器清零。
2，设计要求
先在EWB5.0 或者 MULTISM2001软件中进行数字钟的设计和仿真，然后在MAX+PLUS软件中修改设计方案，最后下载到FLEX EPF10K10LC84-4中并验证数字钟的功能。
（1）画出电路原理图（或仿真电路图）； （2）元器件及参数选择； （3）电路仿真与调试； （4）安装，调试；
3，制作要求：自行装配和调试，并能发现问题和解决问题。
4，编写设计报告：写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、数字钟的组成与原理框图
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如图（一）所示。
图（一）
四、设计原理，方法，步骤 1， 信号发生电路。
由555设计一个多谐振荡器产生1秒脉冲信号。原理图如下 2， 计数器及译码电路。
在MAX+PLUS软件中进行设计，仿真，下载验证。 （1）60秒计数器电路及译码电路
由两片74160构成60秒进制计数器，有两片7448构成译码显示电路。
图（三） 60秒进制计数器
（2）60 分计数器电路及译码电路
由两片74160构成60秒进制计数器，有两片7448构成译码显示电路。
图（四） 60分进制计数器
（3）小时计数器及译码电路
由于西安电子科技大学的下载板只有5个数码管， 通过MAX+PLUS软件下载验证时，不能正确的验证小时的十位，所以就设计了一个10位计数器来看看。
图（五）10进制计数器
3 仿真电路。通过MAX+PLUS软件，下载到FLEX EPF10K10LC84-4上仿真。
仿真电路图
4 清零电路
设计一个清零电路，使之具有开机清零和不掉电清零两种清零功能：开机清零是指在电路刚刚上电时可以使所有的计数器自动复位，即从零开始工作；不掉电清零是指在电路正常工作时，按动清零开关，使计数器全部回零。清零电路延时20ms,故电阻取值20kΩ,电容取值10uF。
清零电路参考原理图如图（四）
5 整点报时电路
利用JK触发器和一些必要的门电路
数字钟整点报时电路由“分”记数电路的的进位脉冲提供，送到JK触发器CP端，由于JK触发器输入端均为1，使得JK触发器输出端Q翻转为1（平时为0），从而驱动蜂鸣器报时。此外，秒计数器的个位进位脉冲接止JK触发器清端，进位脉冲（时间长度为10秒）到来后，JK触发器输出端Q被强制清零，此时蜂鸣器停止报时 。比如，10：00到来，报时电路工作，从0——9秒蜂鸣器鸣叫，然后停止鸣叫报时。
6 校正电路
校正信号要高频信号，这样才能快速的校正。由于实验时采用了NE555设计一个多谐振荡器产生1秒脉冲信号。故高频信号不好取！但是，可以从555的3端引出一根线然后接到分或者小时的信号输入端，校正信号。这样比较的不合理。
五、实验器材 74160 5片 7448 5片 NE555 1片 T078 1片 74LS20 1片 电阻20kΩ 1个 电容10uF 1个 电位器 1只 面包板 1个 镊子 1把 剪刀 1把 蜂鸣器 1个 5V电源
复位开关 1个 网络线2米
六、 数字钟的制作
在面包板上按原理图安装，调试 ，运行。采用模块的方法进行。
第一步 完成产生一秒信号的多谐振荡器，安装，调试。在安装过程中出现了根本就不产生一秒信号的现象，经检查，是电容的数值和电位器的连接有问题。改正后经调试可以产生一秒信号。利用万用表的电压挡来测试，指针左右大幅度摆动。
第二步 完成60秒的连接，调试，运行。将一秒信号接到clk端 ，在数码管上能正确的显示0——59。
第三步 完成60分的连接，调试，运行。将60秒的进位信号接到60分的clk端，在数码管上能正确的显示0——59。秒的进位信号稳定正确。
第四步 完成小时个位10的连接，调试，运行。将60分的进位信号接到小时的clk端，在数码管上能正确的显示0——9。分的进位信号稳定正确。
在开始的调试中，遇到了好大的困难。信号不稳定是最大的问题。最后我才发74160的一段没有接电频！没有用的一般都要接高电平。在这里数字钟的基本功能已经完成，能正常的运行。信号相当的稳定，特别是进位信号。
第五步 完成整点报时电路的连接，调试，运行。
第六步 完成清零电路的连接和调试。就是将74160的所有清零端连在一块。 第七步 完成校正电路的连接和调试。
这个电路设计的不太合理。在面包板上没有安装。只是将一秒的信号接到分的信号输入端来实现分的校正，或者小时的校正。
到此，数字钟的设计和制作均已经完成。
七、实验体会
1、设计过程中遇到的问题及其解决方法。
1） 在检测面包板状况的过程中，出现本该相通的地方却未通的状况，后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至。
2） 在检测驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于