数字频率计数器的设计
图6 自动清零电路
2.3.7 计数、锁存、译码显示电路
这部分电路是频率计内作重要的电路部分，由计数器、锁存器、译码器、显示器和单稳态触发器组成。
其中计数器按十进制计数，由4个异步十进制计数器74ls90构成，一次从个位开始计数，向上位发出进位信号进而使高位开始计数。计数输出如果电路中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，要使计数器停止计数时，显示器上的数字显示能稳定，就必须在计数器后接入锁存器。
第 11 页 共 22 页
数字频率计数器的设计
图7 计数、锁存、译码电路
锁存器的工作是受单稳态触发器控制的。门控信号的下降沿使单稳态触发器1进入暂稳态，单稳1的上升沿作为锁存器的时钟脉冲。为了使计数器稳定、准确的计数，在门控信号结束后，锁存器将计数结果锁存。单稳1的暂态脉冲的下降沿使单稳2进入暂态，利用2的暂态对计数器清零，清零后的计数器又等待下一个门控信号到来重新计数。
锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。选用锁存器74LS273可以完成上述功能。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。
锁存器74ls273在一个有效脉冲到来后将计数器输出信号锁存，并输出到数码管实现。
第 12 页 共 22 页
数字频率计数器的设计
2.4 频率测量的技术指标
2.4.1 频率准确度
数字频率计测量频率时的测量误差称为频率准确度，常用相对误差△
fx/fx来表示。分析表明：
?fx1?fc??(?) fxTfxfc
第 13 页 共 22 页
数字频率计数器的设计 式中，1/（Tfx）=△N/N称为量化误差，是数字频率计所特有的误差。△fc/fc=△T/T 称为闸门时间的相对误差，主要由基准信号发生器提供的标准频率的准确度所决定，△fc/fc<<1/(Tfx). 2.4.2 频率测量范围
数字频率计测量的最高频率成为频率测量范围，主要由脉冲形成电路的频
率响应决定。
2.4.3 数字显示位数
频率计的数字显示的位数决定了数字频率计的分辨率。一般情况下，位数
越多分辨率越高，当然需要的计数译码器的位数也就越多。
2.4.4 测量时间
数字频率计完成一次测量所需的总时间称为测量时间。若用t表示总测量时
间，则 t=t1+t2+t3+t4式中，t1—准备时间，t2—计数时间，t3—锁存时间，t4—复位时间
2.5 我的电路分析
数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，
方波或其它周期性变化的信号。它一般由放大整形电路、时基电路、逻辑控制电路、闸门电路、计数器、锁存器、译码器、显示器等几部分组成。其基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也
第 14 页 共 22 页
数字频率计数器的设计 可以大于或小于一秒。待测信号经过放大整形电路之后，输出一个与待测信号同频率的矩形脉冲信号，该信号在检测闸门经过选通信号的合成，产生计数信号。控制脉冲经过控制器中的门电路分别产生锁存信号和计数器清零信号。计数信号并与锁存信号和清零复位信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件进行显示。
2.5.1 电路模块测试
（1) 基准时间检测 关闭电源后，插上全部。依次用示波器检测基准时间计数器输出波形。如无输出波形或波形形状不对，则应对 U1 ,U3,U2 各引脚的电平或信号波形进行检测，消除故障。
（2）输入放大与整形电路检测 用示波器观测整形电路 的输出波形，正常情况下，可以观测到与输入频率一致、信号幅值为 5V 左右的矩形波。如观测不
第 15 页 共 22 页