- 12 -
三 同步计数器和异步计数器
一．实验目的
1. 进一步掌握异步和同步计数器的工作原理和逻辑功能。 2. 掌握中规模集成计数器逻辑功能的测试方法。
二．电路原理简述
计数器是具有计数功能的时序逻辑电路，是数字系统中的基本数字部件，它的功能是用触发器统计脉冲的个数。它的应用十分广泛，不仅用来计数、还可以用于分频、定时。按输入计数时钟脉冲方式的不同，可分为异步计数器和同步计数器；按计数值的加减不同，可分为加法计数器和减法计数器（也包括加减法功能同时具备的可逆计数器；按数制的不同，可分为二进制计数器，十进制计数器（即二－十进制计数器），N进制计数器。
- 13 -
74LS390 LSTTL型双四位十进制计数器
74LS390介绍：这种双单片电路有八个主从触发器和附加门，以构成两个独立的 4位计数器，可以实现等于 2分频、5分频乃至 100分频的任何累加倍数的周期长度。当连成二—五进制计数器时，可以用独立的 2分频电路在最后输出级形成对称波形（矩形波）。每个计数器又有一个清除输入和一个时钟输入。 三. 实验内容、步骤及数据记录 （一） 异步二进制加法计数器 1. 按图15-1接线，在实验板上用JK触发器组成三位异步二进制加法计数器。将各触发器的输出端Q2、Q1、Q0分别接发光二极管插口。清零端平时处于高电平+5V.。需要清零时接地，随后再接—5V。
- 14 -
图15-1 JK触发器组成三位异步二进制加法计数器
2. 清零。
3. 在计数器CP输入端加单脉冲，借助指示灯或万用表测量计数器的逻辑状态，并记录表15-1中。
4. 在计数器CP端加连续脉冲用双踪示波器观察各触发器输出端Q波形，并记录波形画在图15-2 中。
表15-1 计数器逻辑状态 CP 0 1 2 3 4 5 6 7 8 二进制数 Q2 Q1 QO 十进制数 - 15 -
图15-2触发器输出端Q波形
（二） 同步二进制加法计数器
在实验板上按图15-3接线，组成同步计数器，然后以异步试验的同样方法及要求完成实验。
图15-3 JK触发器组成三位同步二进制加法计数器
（三） 异步二—十进制加法计数器
1．按图15-4在实验板上用JK触发器组成异步二—十进制加法计数器。将各触发器的输出端Q3 Q2 Q1 Q0分别接二—十进制译码显示电路插口Q4 Q3 Q2 Q1。 2．清零。
3．在计数脉冲CP端加单脉冲，观察数码管显示情况，并在表7-1 记录每给一个CP时Q3 Q2 Q1 Q0 的状态情况。
4．CP端加连续脉冲观察波形，并画出与CP对应的Q3 Q2 Q1 Q0 端波形。
- 16 -