数电课程设计--药片计数器 - 图文(3)

（A>B）=0、（A=B）=1、（A

表3-5

图3-10

9

图3-11

3.6 共阳数码管

图3-12

共阳数码管有发光二极管组成，内部原理图如图3-12所示，发光二极管的管压降在1.6V-1.8V之间，最大电流不超过30mA，响应时间约为0.1us,在室内光线情况下，10mA电流就可以获得足够的亮度。发光二极管的正极都被接入Vcc,当负极为低电平时二极管会被点亮，即当输入端a、b、c、d、e、f、g、DP中的某一个为低电平时，对应的二极管就会被点亮，可以通过输入端高低电平的不同组合来显示不同的数字，其逻辑功能表如表3-6，显示的内容如图3-13所示。

图3-13

10

表3-6

a b c d e f g 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0

显示 0 1 2 3 4 5 6 7 8 9 3.7 555定时器

图3-14 图3-15

图3-14为555定时器的逻辑符号图，由图3-15所示的内部原理图可知，它由比较器和非门组成的SR锁存器及放电三极管组成。

若复位端为高电平，则输入信号V11、V12与输出状态之间的关系如下： ①阈值端电压V11大于2/3Vcc，触发端电压V12大于1/3Vcc，锁存器的R

端为低电平，S端为高电平，锁存器输出Q置零，放电管导通，输出端Vo输出低电平。

11

②阈值端电压V11小于2/3Vcc，触发端电压V12大于1/3Vcc，锁存器的R端为高电平，S端为高电平，锁存器保持原状态不变，放电管维持原状态不变，输出状态不变。

③阈值端电压V11小于2/3Vcc，触发端电压V12小于1/3Vcc，锁存器的R端为高电平，S端为高电平，锁存器输出Q置1，放电管截止，输出端Vo输出高电平。

④阈值端电压V11大于2/3Vcc，触发端电压V12小于1/3Vcc，锁存器的R端为低电平，S端为低电平，锁存器置1，放电管截止，输出高电平。

四、功能模块

4.1 标准量编码/译码/显示控制电路

编码/译码/显示电路如下图4-1所示。当 A-I中某个键按下时，表明输入0-9中的某个数，在编码器 74LS147 的输出端有相应的编码输出。同时由于按键的按下,74LS147输出编码为优先权最高数字的反码，我们通过4个非门将输出的二进制编码进行取反，继而得到优先权最高数字的二进制数，在通过BCD-7段数码管译码器驱动器74ls47进行译码，最后通过共阳极数码管显示此数字。通过同样的方式再构建一个编码/译码/显示电路，这样第一个控制十位数字，第二个控制个位数字，就组成了两位十进制的标准量控制电路。另一方面，芯片74ls47编码经过非门之后的二进制数，如图4-1所示，连到由74ls85组成的8位二进制比较器，该信号用以与计数信号的计数值进行比较。2A0、2A1、2A2、2A3（为高四位）对应第二位比较器的A0、A1、A2、A3端(8位比较器的高四位)，1A0、1A1、1A2、1A3（为低四位）对应第一位比较器的A0、A1、A2、A3端（8位比较器的低四位）。

12

图4-1

4.2计数电路

两片74LS160以同步连接方式组成100进制的计数器，二者具有共同的时钟CP，以第一片的进位RCO输出到第二片的ENT和ENP端，就是每当第一片计数到1001、RCO变为1时，给第二芯片计数条件，当下一个CP到来后，第二片计数加1，而当第一片计数到0000时，RCO端输出0，第二片停止计数，等待下一个RCO=1，计数输出端通过BCD-7段数码管译码器驱动器74ls47进行译码，再通过数码管进行显示，8位二进制比较器电路的输出端来控制两片74ls160的清零端，两片计数器的输入端都已经置零，当比较信号为0时，两片计数器将会清零，比较信号为1时，清零端无效，计数器正常计数。另一方面，计数值的高4位2B0、2B1、2B2、2B3输入到8位数值比较电路的第二片74ls85的B0、B1、B2、B3，低四位1B0、1B1、1B2、1B3输入到比较电路的第一片74ls85的B0、B1、B2、B3，与标准量进行比较。其电路图如图4-2。

13