实验三 译码器和编码器
一实验目的
1.掌握中规模集成译码器、编码器的逻辑功能和使用方法。
2.熟悉常用中规模集成译码器、编码器的逻辑功能和它们的典型应用。 3掌握集成译码器的扩展方法。
二、实验原理和电路
根据逻辑功能的不同特点，常把数字电路分成两大类：
一类叫做组合逻辑电路，另一类叫为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。其特点是无“记忆性”。
1.译码器
译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
译码器分为三类：
a.二进制译码器：如中规模2—4线译码器74LS139，3—8线译码器74LS138等。
二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。 c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。
2.编码器
编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类：
a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。
b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。
c.优先编码器：如8—3线优先编码器74LS148等。
三、实验器材、
1.数字电路实验装置 1台 2.集成电路：74LS138 2片 显示器LC5011-11 74LS147、74LS148、74LS248、74LS139、74LS145 各1片
四、实验内容及步骤
1.译码器实验
（1）74LS139和74LS138功能验证
将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC空插座中。 按图2.1接线，输入G、A、B信号，观察LED输出Yo、Y1、Y2、Y3的状态，并将实验结果填入表2.1中。
按图2.2接线，输入G1、G2A、G2B、A、B、C信号，观察LED输出Yo～Y7。使能信号G1，G2A，G2B满足表2.2条件时，译码器选通。并将实验结果填入表2.2中。
表2.1 74LS139 2-4线译码器
功能表
图2.1 74LS139 2-4线译码器实验线路
表2.2 74LS138 3-8线译码器功能表
输 入 使能 G1 G2 输 出 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 选择 C B A × 1 × × × 0 × × × × 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 图2.2 74LS138 3-8线译码实验线路
1 0 1 1 1 （2）译码器扩展
用一片双2线-4线译码器74LS139扩展为3线-8线译码器，画出它们的扩展图，并接线验证。 （3）显示译码器
把译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入实验箱空IC插座中，按图2.5接线。图2.4为共阴极数码管管脚排列图。
接通电源后，观察数码管显示结果是否和拨码开关指示数据一致。如实验箱中无8421码拨码开关，可用四位逻辑开关代替。
图2.3 BCD码—十进制译码器实验线路图 图2.4 译码显示实验图
图2.5 共阴极数码管LC5011-11管脚排列图 2.编码器
（1）将10-4线（十进制-BCD码）编码器74LS147插入实验系统IC空插座中，按照图2.6接线，其中输入端接9位逻辑0-1开关，输出QD、QC、QB、QA接4个LED发光二极管。
接通电源，按表2.3输入各逻辑电平，观察输出结果并填入表2.3中。
（2）用8421BCD编码器（74LS147）取代图2.5中的拨码开关，组成一个1位十进制0~9数码显示电路，接线并验证其逻辑功能。
（3）将8-3线优先编码器按上述同样方法进行实验论证。其接线图如图2.7所示。功能表见表2.4。
表2.3 十进制/BCD码编码器功能表
图2.6 10-4线编码器实验接线图
×：状态
输入 1 2 3 4 5 6 7 8 9 1 1 1 1 1 1 1 1 1 × × × × × × × × 0 × × × × × × × 0 1 × × × × × × 0 1 1 × × × × × 0 1 1 1 × × × × 0 1 1 1 1 × × × 0 1 1 1 1 1 × × 0 1 1 1 1 1 1 × 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 输出 QD QC QB QA 1 1 1 1 表2.4 8/3线编码器功能表
输入 E1 0 1 2 3 4 5 6 7 输出 QC QB QA GS EO 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 × × × × × × × 0 0 × × × × × × 0 1 0 × × × × × 0 1 1 0 × × × × 0 1 1 1 0 × × × 0 1 1 1 1 0 × × 0 1 1 1 1 1 0 × 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 图2.7 8-3线编码器实验接线图 五、预习要求
1.复习译码器、编码器的工作原理和扩展方法。
2.熟悉实验中所用译码器、编码器集成电路的管脚排列和逻辑功能。 3.画好实验用逻辑状态表。
六、实验报告要求
1.整理实验线路图和实验数据、表格。
2.总结用集成电路进行各种扩展电路的方法。
3.比较用门电路组成组合电路和应用专门集成电路各有什么优缺点。 七、思考题
(1)如何用74LSl38实现4—16线数据分配器。 (2)如何用74LSl38实现四变量逻辑函数。
实验四 数据选择器、分配器及其应用
一、实验目的
1. 通过实验的方法学习数据选择器和分配器的电路结构和特点。
2.熟悉常用数据选择器和分配器管脚功能和构成组合逻辑电路的测试方法。 3. 掌握中规模集成数据选择器和分配器的逻辑功能及其基本应用。
二、实验原理和电路
数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图4.1所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
图4.1 4选1数据选择器示意图 图 4.2 74LS151引脚排列
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。 以八选一数据选择器74LS151为例
74LS151为互补输出的8选1数据选择器，引脚排列如图4.2，功能表4.1所示。
表4.1
输 入 S 输 出 A1 × 0 0 1 1 0 0 1 1 A0 × 0 1 0 1 0 1 0 1 Q 0 D0 D1 D2 D3 D4 D5 D6 D7 Q A2 × 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7 1）使能端S＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。 2）使能端S＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道