种选择，通常选择16进制表达方式比较方便。仿真器参数设置。选择菜单Assignment中的Settings，在Settings窗的Category下选Simulator Settings，在此项下分别选“General”，观察仿真总体设置情况；选Mode，以确认仿真模式为时序仿真“Timing”；选择Options，确认选定Simulation coverage reporting；毛刺检测Glitch detection 为1ns 宽度。
7、启动仿真器。所有设置完毕，在菜单Processing项选“Start Simulation”，直到出现“Simulation was successful”。
图3-24 singt工程仿真波形
8、观察仿真结果。仿真波形文件“Simulation Report”通常会自动弹出（图3-24），将仿真输出结果与文件数据（图3-12）比较。注意，QuartusII的仿真波形文件中，波形编辑文件（* .vwf）与波形仿真报告文件（Simulation Report）是分开的，而MaxplusII的编辑与仿真报告波形是合二为一的。如果在启动仿真（Processing?Run Simulation）后，并没有出现仿真完成后的波形图，而是出现文字“Can’t open Simulation Report Window”，但报告仿真成功，则可自己打开仿真波形报告，选择：Processing?Simulation Report。
3.2.4 引脚锁定、下载和硬件测试
为了能对计数器进行硬件测试，应将计数器的输入输出信号锁定在芯片确定的引脚上。在此选择GW48-SOPC系统的电路模式No.5。SOPC/DSP适配板的引脚情况，通过查附录的附图7和芯片引脚对照表来确定。
其引脚分别为：主频时钟CLK接Clock0（第179脚）；从附图7可知，8位波形数据输出给GW48系统的DAC0832，其输入引脚为PIO24、25、..31，通过查表得相应引脚号分别为：21、41、128、132、133、134、135、136。
1、引脚锁定。假设现在已打开了singt工程（如果刚打开QuartusII，应在菜单File中选Open Preject项，并点击工程文件cnt4b，打开此前已开始设计的工程），在菜单Assignments中，选Assignments Editor项（图3-25），弹出的对话框如图3-26所示，先选中右上方的“Pin”，再双击下方最左拦的《New》，将弹出信号名拦，选择CLK，再双击其右侧栏，对应的《New》，选中需要的引脚名（如179），依此类推，锁定所有9个引脚（图3-26）。最后点击存盘。关闭对话框。引脚锁定后，必须再编译一次（Processing?Start Compilation），将引脚锁定信息编译进下载文件中。
2、选择编程模式和配置。为了将编译产生的下载文件配置进FPGA中进行测试，首先将系统连接好，上电，然后在菜单Tool中，选择Programmer，于是弹出如图3-27所示的编程窗。在Mode栏中有三种编程模式可以选择，JTAG、Passive Serial和Active Serial。选JTAG，点击左侧打开文件标符，选择配置文件singt.sof，最后点击下载标符。当“Progress”显示出100%，以及在底部的处理栏中出现“Configuration Succeeded”时，表示编程成功（图2-20）。
3、选择编程器。在图3-26所示的编程窗中，选“Setup”钮可设置下载接口方式，这里选择ByteBlaster MV[LPT1]。方法是点击图3-26所示的编程窗上的“Hardware”钮，即弹出“Hardware Setup”对话框；选择此框的“Hardware settings”页，再双击此页中的选项“ByteBlasterMV”或“ByteBlasterII”之后点击“Close” 钮，关闭对话框即可。
图3-25 进入引脚锁定编辑器 图3-26 引脚锁定编辑窗
对GW48PK2系统左侧的“JP5”跳线选择“Others”，当进入菜单Tool，打开Programmer窗后，将显示ByteBlasterMV[LPT1]，而若对“JP5”跳线选择“ByBtII”，则当进入菜单Tool，打开Programmer窗后，将显示ByteBlasterII[LPT1]，若对Cyclone的配置器件编程，必须使用此编程窗。 4、下载后，打开SOPC系统左上侧的+/-12V开关（D/A输出需要），将示波器探头接于主系统左下角的两个挂钩处，最
16
右侧的时钟选择，用短路帽接插clock0为65536Hz或750KHz处，模式选择5，这时可以从示波器上看到波形输出（SOPC适配板的详细使用特点在本讲义后面）。
图3-27 编程窗
3.2.5 使用嵌入式逻辑分析仪进行实时测试
1、选择菜单File中的New项，在New窗中选“Other Files”中的“SignalTapII File”（图3-28左图），点击OK，即出现图3-28所示的SignalTapII编辑窗。
2、调入待测信号及文件存盘。首先点击上排的“Instance”栏内的“auto_signaltap_0”，根据自己的意愿将其改名，如“SING”，这是其中一组待测信号名。为了调入待测信号名，在下栏的空白处双击，即弹出图3-29所示的“Node Finder”窗，点击“List”即在左栏出现此工程相关的所有信号，包括内部信号。选择图3-29所示的2组总线信号：计数器内部锁存器总线Q1、波形数据输出端口信号总线DOUT。点击OK后即可将这些信号调入SignalTapII信号观察窗（图3-30）。
注意，不能将工程的主频时钟信号调入信号观察窗；如果有总线信号的，只须调入总线信号名即可；相对的慢速信号可不调入；调入信号的数量应根据实际需要来决定，不可随意调入过多的，没有实际意义的信号，这会导致SignalTapII无谓地占用芯片内过多的资源。然后是将SignalTapII文件存盘。选择菜单File中的Save As项，键入此SignalTapII文件名，后缀是“stp”，默认的。点击“保存”后将出现一个提示（图3-30）：“Do you want to enable SignalTapII…”，应该点击“是”。表示同意再次编译时将此SignalTapII文件（核）与工程（sindt）捆绑在一起综合/适配，以便一同被下载进FPGA芯片中去。如果点击了“否”，则必须自己去设置。方法是选择菜单Assignments中的Settings项，在其Category栏中选“SignalTapII Logic Analyzer”。在SignalTapII File栏选中已存盘的SignalTapII文件名，并选中“Enable SignalTapII Logic Analyzer”，点击OK即可。但应该特别注意，当利用SignalTapII将芯片中的信号全部测试结束后，如在构成产品前，不要忘了将SignalTapII从芯片中除去。方法也是在此窗口中关闭“Enable SignalTapII Logic Analyzer”，再编译一次即可。
图3-28 SignalTapII编辑窗
图3-29 选择需要测试的信号 图3-30 信号调入观察窗，存盘
2、SignalTapII参数设置。点击全屏按钮和窗口左下角的“Setup”页，即出现图3-30的全屏编辑窗。首先选择输入逻辑分析仪的工作时钟信号Clock，点击“Clock”栏左侧的“…”按钮，选中工程的主频时钟信号，对于本工程是CLK。接着在Data框的“Sample”栏选择此组信号（SING）的采样深度为1K位。注意，这个深度一旦确定，则SING信号组
17
的每一位信号都获得同样的采样深度：1K位。
然后是对待观察信号的要求，在“Buffer acquisition mode”框的“Circulate”栏设定在即定的采样深度中起始触发的位置，比如选择中点触发：“Center trigger position”。最后是触发信号和触发方式。这可以根据具体需求来选定。在Trigger框的“Trigger”栏选择1；选中小的Trigger框，并在“Source”栏选择触发信号，在此选择singt工程的内部计数器最高位输出信号Q1[5]作为触发信号；在“Pattern”栏选择高电平触发方式：“Rising Edge”。即当Q1[5]为上升沿时，SignalTapII在CLK的驱动下对SING信号组的信号进行连续或单次采样（根据设置决定）。再次点击存盘按钮。
3、编译下载。首先选择Processing菜单的“Start Compilation”项，启动全程编译。编译结束后，SignalTapII的观察通常会自动打开，但若没有打开，或新启动过程，可选择菜单Tools中的SignalTapII Analyzer，打开SignalTapII（图3-31）。 接着打开实验开发系统的电源，连结JTAG编程口，设定通信模式。通过图3-32所示右上角的“Setup”钮选择硬件通信模式：ByteBlasterII或ByteBlasterMV。然后点击下方的“Device”栏的Scan Chain钮，对实验板进行扫描。如果在栏中出现板上FPGA的型号名，表示系统JTAG通信情况正常，可以进行下载。最后是在“File”栏选中下载文件（singt.sof）,点击下载标号，观察左下角下载信息。下载成功后，设定实验板上的模式和恰当的控制信号，使计数器工作（CLK频率可在Clock0处设750KHz）。
图3-31 打开SignalTapII窗口 图3-32 在此窗口下载，并准备启动SignalTapII
图3-33 SignalTapII数据窗的实时信号
4、启动SignalTapII进行测试与分析。如图3-32，单击Instance名“SING”，再点击Autorun Analysis钮，启动SignalTapII，然后点击左下脚的“Data”页和全屏控制钮，这时就能在SignalTapII数据窗通过JTAG口观察到来自实验板上FPGA内部的实时信号（图3-33）。数据窗的上沿坐标是采样深度的二进制位数，全程是1K位。如果点击总线名（如DOUT）左侧的“+”号，可以展开此总线信号，同时可用左右键控制数据的展开。如果要观察相应的模拟波形，右键点击DOUT（或Q1）左侧的端口标号，在弹出的下拉栏中选择“Bus Display Format”?“Line Chart”于是得到如图信号情况。
3.2.6 对配置器件EPCS4/EPCS1编程
EPCS4和EPCS1是Cyclone系列器件的专用配置器件，Flash存储结构，编程周期10万次。编程模式为Active Serial模式，编程接口为ByteBlasterII。以下说明编程方式。
1、选择编程模式。点击图3-34所示窗口的Mode栏，选择Active Serial Programmng编程模式。打开编程文件，选中文件singt.pof，并如图3-34所示，对3个编程选择点击打勾。
18
2、选择接插模式。GW48主系统上的JP5跳线接“ByBtII”，即选择ByteBlasterII编程方式（JP6接3.3V）；SOPC/DSP适配板上的“MSEL0”短接PS，4跳线都接插“AS”端，J6五跳线都接插“AS Download”端。最后将10芯线连接主系统的“ByteBlasterII”接插口和适配板上的10芯AS模式编程口。
3、AS模式编程下载。点击如图3-34所示窗口的下载键，编程成功后FPGA将自动被EPCS器件配置而进入正常工作状态。最后将为AS模式编程改变的短路帽跳线全部还原。
注意，如果编程校验失败，从新编程时，必须用手按住系统右侧的“系统复位键”，直至编程结束才能松开。
图3-34 ByteBlasterII接口AS模式编程窗口
3.2.7 了解此工程的RTL电路图
选择菜单Tools ? RTL Viewer即弹出图3-35所示的工程singt的RTL电路图，由图可以了解该工程的电路结构。其中，六个D触发器构成6位锁存器，他们与加法器构成6位计数器，即波形数据ROM的地址发生器。
图3-35 工程singt的RTL电路图
第四章 MATLAB/DSP Builder DSP硬件模块设计
DSP Builder可以帮助开发者完成基于FPGA的DSP或其他电子系统设计。除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载至FPGA中。利用Matlab\\DSP Builder进行DSP模块设计是SOPC技术的一个组成部分。图4-1是MATLAB/DSP设计流程。 4.1 可控正弦信号发生器设计
本节以正弦波发生模块的设计为例（图4-2），它由4个部分构成：InCount是阶梯信号发生模块，产生线性递增的地址信号，送往SinLUT。SinLUT是一个正弦函数值的查找表模块，由递增的地址获得正弦波值输出，输出的8位正弦波数据经延时模块Delay后送往Product乘法模块，与SinCtrl相乘。由于SinCtrl是1位输入，SinCtrl通过Product就完成了对正弦波输出有无的控制。SinOut是整个正弦波发生器模块的输出，送往D/A即可获得正弦波信号。
4.1.1 建立设计模型
1、打开Matlab环境。可以看到Matlab的主窗口界面被分割成三个窗口：命令窗口（Command Window）、工作区（Workspace）、命令历史（Command History）。在命令窗口中，可以键入Matlab命令，同时获得Matlab对命令的响应信息、出错警告提示等。然后建立工作库。在建立一个新的设计模型前，先建立一个新的文件夹，作为work目录。
2. 新建一个simulink的模型文件（后缀为mdl），在simulink的库管理器中选择“File”菜单（图4-6），在出现的菜单中选择New，在弹出的子菜单中选择新建模型model。图4-6右下角显示的就是新模型窗。点击此窗上方的彩色按钮，也将弹出如图4-5所示的simulink库。
3、放置SignalCompilder。点击simulink库管理器左侧的库内树形列表中的Altera DSP Builder条，使之展开DSP Builder库，这时会出现一长串树形列表，对DSP builder库的子模块（Block）进行了分组，再次点击其中的AltLab项，展开AltLab，选中库管理器右侧的SignalCompilder组件，按住鼠标右键拖动SignalCompilder到新模型窗口中（图4-7）。
注意：当在simulink库管理器中选中模块（Block）后，在库管理器的提示栏中会显示对应模块的说明。
4、放置Increment Decrement。参照图4-2，将Increment Decrement模块放置到新模型中。Increment Decrement模块（图4-8）是DSP Builder库中Arithmetic模块。选中库中的Arithmetic条，则在库管理器的右侧，可以看到Increment Decrement模块。按照放置SignalCompilder的方法，把Increment Decrement拖到新建窗口中。
19
5. 设置IncCount。用鼠标点击在新建模型窗口中的Increment Decrement模块下面的文字“Increment Decrement”，就可以修改文字内容，也就是可以修改模块名字。在这里不妨将其修改为“IncCount”（图4-8）。然后按照图4-2中描述的含义，把IncCount模块做成一个线性递增的地址发生器，这就需要对IncCount模块的参数进行相应的设置：双击新建模型中的IncCount模块，打开IncCount的模块参数设置对话框：“Block Parameters：IncCount”（图4-9）。在参数设置对话框的上半部分是该模块的功能描述和使用说明；对话框的下半部分是参数设置部分，对于Increment Decrement模块设置： 这里选择“signed Integer”，即有符号整数；输出位宽可选为6；IncCount，Direction设为Increment（增量方式）。Use Control Inputs项可以不选。因为如果选中此项，此模块会出现两个输入端，分别是复位端和时钟端。通常在simulink图中的元件的复位和时钟端（如果存在的话）是分别默认接于低电平和与全局时钟相连的。Clock Phase Selection可设置为1（二进制），其他设置采用Increment Decrement模块的默认设置。设置完的对话框如图3-10。然后点击“OK”按钮确认。
注意，若对DSP Builder库中模块设置参数值不了解，可以在相应模块的参数设置对话框中点击“Help”按钮。
MatlabSimulink建立模型Simulink模型仿真mdl转成vhdl自动流程综合(Quartus II,LeonardoSpectrum,Synplify)ATOM Netlist产生Quartus IIQuartus II手动流程综合(Quartus II,LeonardoSpectrum,Synplify)HDL仿真(ModelSim)生成编程文件(.pof,.sof)下载至硬件
图4-1 DSP Builder设计流程 图4-2 正弦波发生模块原理图
6、放置正弦查找表（SinLUT）。在Altera DSP Builder库的Gate库中找到查找表模块：LUT（图4-10），拖到新建模型窗口，名字修改成“SinLUT”。双击SinLUT模块，打开参数设置对话框：“Block Parameters SinLUT”,如图4-11所示。把输出位宽（Output[number of bits]）改为8，查找表地址线位宽（LUT Address Width）设为6。在“MATLAB Array”编辑框中输入计算查找表内容的计算式。在此可以直接使用sin（正弦）函数，在这里sin函数的调用格式为：
sin([起始值:步进值:结束值]) 。SinLUT是一个输入地址为6位、输出值位宽为8的正弦查找表模块，且输入地址总线为有符号数，可以设置起始值为0、结束值为2π、步进值为2?。计算式可写成： （127*sin[0:2*pi/2^6]:2*pi））
26其中pi即为常数π。上式的数值变化范围是-127 - +127 ，总值是256，恰好是8位二进制数最大值。但应注意，如果改变地址线宽，如8，以上的2的6次方要改成2的8次方。另外，在“Use LPM”处选择打勾，表示允许QuartusII利用目标器件中的嵌入式RAM（在EAB、ESB或M4K模块中）来构成SinLUT，即将生成的正弦波数据放在嵌入式RAM构成的ROM中，这样可以节省大量逻辑资源。否则只能用芯片中的LCs来构成。SinLUT参数如图4-11所示。 7、放置Delay模块。在simulink库管理器的Altera DSP Builder库中，选中Storage库下的Delay，放置到新建模型窗口。Delay（图4-12）是一个延时环节。在这里可以不修改其默认参数设置。其具体的默认参数设置见图4-12。
Clock Phase Selection参数主要是控制采样的，设置为1时表示每一主频脉冲后，数据都能通过。按照图4-2把他们连接起来。把鼠标移动到模块的输入输出端口，鼠标指针就会变成十字形，这时按住鼠标左键，拖动鼠标就可以连线了。
图4-5 simulink库管理器 图4-7 放置SignalCompiler
8、放置端口SinCtrl。在simulink库管理器的Altera DSP Builder库中，选中Bus Manipulation库，找到AltBus模块，放置在新建模型窗口中。修改AltBus模块的名字为SinCtrl。SinCtrl是一个1位输入端口，双击SinCtrl模块，打开模块
20