Pad: PAD_TOP/PAD_DATAOUT_10 W Pad: PAD_TOP/PAD_DATAOUT_11 W Pad: PAD_TOP/c3 NW
Pad: PAD_TOP/PAD_DATAOUT_0 S Pad: PAD_TOP/PAD_DATAOUT_1 S Pad: PAD_TOP/PAD_DATAOUT_2 S Pad: PAD_TOP/PAD_DATAOUT_3 W Pad: PAD_TOP/PAD_CLR S Pad: PAD_TOP/vdd3 S Pad: PAD_TOP/vss3 S
Pad: PAD_TOP/PAD_DATA2_7 S Pad: PAD_TOP/PAD_DATA2_6 S Pad: PAD_TOP/PAD_DATA2_5 S Pad: PAD_TOP/PAD_DATA2_4 S
Pad: PAD_TOP/PAD_DATA2_3 E Pad: PAD_TOP/PAD_DATA2_2 E Pad: PAD_TOP/PAD_DATA2_1 E Pad: PAD_TOP/PAD_DATA2_0 E Pad: PAD_TOP/vdd4 E Pad: PAD_TOP/vss4 E
Pad: PAD_TOP/PAD_DATA1_7 E Pad: PAD_TOP/PAD_DATA1_6 E Pad: PAD_TOP/PAD_DATA1_5 E Pad: PAD_TOP/PAD_DATA1_4 E
一切准备好以后，我们导入所有的准备数据会看到一个有PAD和宏模块的的芯片图 因为PAD的面积较大，所以其他单元和模块看起来就比较小了。
第五步：布局
由于PAD的存在，die的尺寸会有个最小值，这样的话，标准单元就显得很小了，所以利用率也很低，我们可以稍微调整下整个芯片区的布局，提高利用率，当然这个是会根据你设置的core区大小等都有关系，只有自己亲自使用时会感受到这个区别。
之后我们布置可以选择自动布局
然后添加电源环
添加完电源环，我们要先把PAD的电源和地端连接到电源环上，然后sroute，我们会看到，
VDD和VSS这8个的PAD就连接到了电源环上，这就是以后从外部给内部供电的接口。
然后是标准单元放置
添加标准单元的rail，即给标准单元供电的线，然后是时钟树综合再全局布线，。最后得到版图如下：
之后就是做类似的drc，lvs验证，这里就不再重复。