图4.2.2.2卷积编码器模块参数设置
Trellis structure的设置说明：该项指的示卷积编码器的生成多项式。其中，9是指卷积编码器的约束长度，也即在卷积编码器中使用了8个移位寄存器；[557 663 711]是指卷积编码器的生成多项式，该多项式可以说明：这个卷积编码器有一个输入端，有三个输出端，也即，在卷积编码器利有三个模2判决电路。三个模2判决器与9个（其中第一个往往被省略，所以往往只说8个）移位寄存器的关系分别位：101101111，110110011，111001001，“1”表示与移位相应的寄存器相关，“0”表示不相关。
4.2.2.3重复模块参数的设置
重复模块的参数设置说明：
(1) Repeatition count是指重复次数，为了使后面块交织器的输入端输入的数据每帧大小是576个符号，而重复模块前的数据已经是每帧288个符号，所以，我们在这个地方将重复设置为2次。
(2) 为了使重复模块输出的数据达到要求，我们在这个模块将Frame-based mode设置为Maitain input frame rate.
对两个模块验证如图4.2.2.4所示：
图4.2.2.4卷积编码器和重复模块输出数据
源模块输出的数据序列为： 111 000 000 101 111 010 11 卷积编码器输出的数据序列为：111 100 001 000 001 001 01 重复模块输出数据序列为： 111 111 110 000 000 011 00
现在对图4.2.2.4的数据进行理论计算分析。 由卷积编码器的生成多项式可以得出下列式子： 对应于557，也即：101101111的多项式为：
g1(x)?1?x2?x3?x5?x6?x7?x8对应于663，也即：110110011的多项式为：
g2(x)?1?x1?x3?x4?x7?x8
对应于711，也即：111001001的生成多项式为：
g3(x)?1?x1?x2?x5?x8我们设输入的数据多项式为：
u(x)??xi，(i和n均为非负整数)
i?0n由源模块的输出，我们取前三个数据来验证，也即：111，它对应的u(x)为：
由v(x)的表达式可以得出卷积编码器的理论输出码序列为： 111 100 001 000 001 001 011 111 101 001 111
由于display只能显示前20位比特，对照观察，我们可以得出，前20位数据理论输出与仿真完全吻合。
4.2.3对子系统Subsystem2（块交织器）模块的设置、说明与分析：
子系统Subsystem2的构成如下图：
?1??0??1??x8??0?x9??1?x10??0??????????1???1???1???1??1??0??0??0??0??0??1????0?x??0?x2??0?x3??0?x4??0?x5??1?x6??1?x7??1????????????????????????1????0???1???0???1???1???1???1??u(x)?1?x1?x2卷积编码器输出的多项式v(x)为:
?g1(x)??v(x)?u(x)*?g(x)?2???g3(x)???1?x2?x3?x5?x6?x7?x8????(1?x1?x2)?1?x1?x3?x4?x7?x8??1?x1?x2?x5?x8???
图4.2.3.1 块交织器的子系统
图4.2.3.2子系统Subsystem2参数设置框图 参数设置说明：
（1）在该子系统内，我们运用的是一个[32×18]的矩阵，所以将设置框图中的行和列分别设置为32、18。
（2）由于子系统内部的Bit to IntegerConverter模块和Integer to BitConverter模块分别将每行的18个比特符号转换为一个整数、将一个整数转换为18比特，因而，将Number of bits per integer设置为18。
（3）Elments是指子系统内部的通用块交织器符号的输出顺序，也即：[1 3 2 4 5 7 6 8 9 11 10 12 13 15 14 16 17 19 18 20 21 23 22 24 25 27 26 28 29 31 30 32]'，其中的数字均指行号。
子系统的内部结构为：
图4.2.3.3块交织器的子系统
图4.2.3.4 Matrix模块的设置
图4.2.3.5 Bit to Integer Converter模块设置