包含24c02eeprom的引脚图、功能表及相关电气性能。
海纳电子资讯网： ｗｗｗ．ｆｐｇａ－ａｒｍ．ｃｏｍ
图1 总线时序
器件寻址
主器件通过发送一个起始信号启动发送过程然后发送它所要寻址的从器件的地址8位从器件地
址的高4位固定为1010见图5位作为读写控制位信号通过SDA线
应答信号
I2C总线数据传送时每成功地传送一个字节数据后
接收器都必须产生一个应答信号
应答的器
件在第9个时钟周期时将SDA线拉低表示其已收到一个8位数据则在每接收一个8位字节之后响应一个应答信号
32K/64K器件到同一总线上这些位必须与硬连线输入脚A2A1A0相对应从器件8位地址的最低
1表示对从器件进行读操作
0表示对从器件进行写操作在主器件发送起
始信号和从器件地址字节后CAT24WC32/64监视总线并当其地址与发送的从地址相符时响应一个应答
CAT24WC32/64再根据读写控制位R/W的状态进行读或写操作
CAT24WC32/64在接收到起始信号和从器件地址之后响应一个应答信号如果器件已选择了写操作
15
接下来的3位A2A1A0为器件的地址位最多可以连接8个