第五章 全定制IC设计（Calibre版图验证）
在第三、四章已经介绍了电路图和版图的绘制（使用Cadence公司IC5141的Virtuoso Layout Editor），版图验证（使用Diva）和HSPICE后仿真（通过IC5141的ADE界面）。目前，Calibre工具已经被众多设计公司、单元库、IP开发商和晶圆代工厂采用，作为深亚微米集成电路的物理验证工具，Calibre工具已经被集成到Cadence公司的Virtuoso Layout Editor设计环境中。本章将以十进制计数器为例（使用CSM 0.35um CMOS工艺），介绍Calibre验证工具的使用方法，并介绍XP平台下的HSPICE版图后仿真方法。
5.1 十进制计数器DRC（CSM 0.35um CMOS工艺） 计数器是数字系统中应用最广泛的基本时序逻辑构件，本章以十进制计数为例，介绍
Calibre验证工具的使用方法。根据十进制计数器的构成原理，十进制计数器可由与非门，异或门和D触发器来表示一位十进制数的四位二进制编码。分析步骤一般是：
根据十进制加法计数器状态表画出卡诺图。 （1）由卡诺图得到表示该计数器工作状态的状态方程。 （2）由状态方程得到计数器的状态转换表 （3）判断计数器的功能。
在前面的章节中已经学习了电路图与版图的绘制，在进行十进制计数器电路图的绘制时，首先绘制底层电路包括反相器，与非门，异或门及传输门等的Schematic, Symbol。然后，调用单元电路画出十进制计数器的电路图。绘制电路版图时，应先绘制底层电路对应的版图，并用Calibre进行相应的DRC，LVS，再画出整个电路版图。十进制计数器的设计方法与逻辑电路图与电路图的绘制可参照第六章的实验七，版图绘制方法可参见第四章的4.1节。
版图绘制好后，为了保证版图能正确制出，在正式流片之前还必须作一些其他的工作，例如Design Rule Checking (DRC)。
5.2 DRC（设计规则检查）
5.2.1 DRC概述
18
DRC 的目的是保证版图满足流片厂家的设计规则，因为不是任何版图都能制造出来，只有满足厂家设计规则的版图才有可能成功制造出来。DRC是验证设计的几何规则的，它保证版图符合流片厂家的要求。如果不作这一步验证的话，就有可能发生线条在光刻过程中被刻断等情况，从而导致流片失败。
5.2.2 DRC实例分析
使用Calibre进行DRC的运行步骤为： 1） 准备Rule File 和GDS File。 2） 运行Calibre DRC。
3） 分析DRC 结果，修正错误。
1、调入十进制计数器版图
下面以十进制计数器为例（0.35um工艺）详细介绍版图的设计规则检查(DRC)。使用一个已经做好的十进制计数器，将其调入Cadence库文件中，使其成为一个Pag文件。
首先将做好的十进制计数器文件包（COUNTER10）拷贝到0.35um工艺PDK对应的工作目录下，接下来在Linux终端下进入该工作目录，运行Cadence的IC5141设计软件。
启动IC5141后，点击菜单栏上的edit，选择library path。出现图5-1窗口界面，选择OK。
图5-1 Library Path窗口
19
选择library path->edit->add library，出来如图5-2所示的框图。在Directory中选择COUNTER10文件的存放路径/home/yelifang/ylf_pdk，在Libirary中选择COUNTER10，点击Apply->OK。COUNTER10文件包就调入Cadence库文件中，可直接使用了。
图5-2 Add Library 窗口
添加好COUNTER10文件后，在如图5-3所示的库管理器（Library Manager）窗口中，包含了十进制计数器的电路图，符号图，版图。图5-4是十进制计数器的符号图，图5-5是十进制计数器的电路图，图5-6是十进制计数器的版图。
20
图5-3 库管理器窗口
图5-4 十进制计数器符号图
21
图5-5 十进制计数器电路图
图5-6 十进制计数器版图
22