现代通信技术实验讲义
第一部分 基础实验
实验1 模拟信号源实验
一、实验目的
1．了解本模块中函数信号产生芯片的技术参数； 2．了解本模块在后续实验系统中的作用；
3．熟悉本模块产生的几种模拟信号的波形和参数调节方法。
二、实验仪器
1．时钟与基带数据发生模块，位号：G 2．频率计1台
3．20M双踪示波器1台
三、实验原理
本模块主要功能是产生频率、幅度连续可调的正弦波、三角波、方波等函数信号（非同步函数信号），另外还提供与系统主时钟同源的2KHZ正弦波信号（同步正弦波信号）和模拟电话接口。在实验系统中，可利用它定性地观察通信话路的频率特性，同时用做PAM、PCM、ADPCM、CVSD（?M）等实验的音频信号源。本模块位于底板的左边。 1．非同步函数信号
它由集成函数发生器XR2206和一些外围电路组成，XR2206芯片的技术资料可到网上搜索得到。函数信号类型由三档开关K01选择，类型分别为三角波、正弦波、方波等；峰峰值幅度范围0～10V，可由W03调节；频率范围约500HZ～5KHZ，可由W02调节；直流电平可由W01调节（一般左旋到底）。非同步函数信号源结构示意图，见图2-1。
U02 U01 K01 三角波 正弦波 方波 XR2206 电 路 跟随放大器 P03
图2-1 非同步函数信号源结构示意图
6
现代通信技术实验讲义
2．同步正弦波信号
它由2KHz方波信号源、低通滤波器和输出放大电路三部分组成。
2KHz方波信号由“时钟与基带数据发生模块”分频产生。U03及周边的阻容网络组成一个截止频率为2KHZ的低通滤波器，用以滤除各次谐波,只输出一个2KHz正弦波，在P04可测试其波形。用其作为PAM、PCM、ADPCM、CVSD（?M）等模块的音频信号源，其编码数据可在普通模拟示波器上形成稳定的波形，便于实验者观测。
W04用来改变输出同步正弦波的幅度。同步信号源结构示意图，见图2-2。
U04
4U01 U03 CPLD 器 件 南京润众科技有限公司低通 滤波器 跟随放大器 P04 图2-2 同步函数信号源结构示意图
四、各可调元件及测量点的作用
K01：非同步函数信号类型选择，正弦波、三角波、方波。
W01：非同步函数信号的频率调节，一般使用频率值范围为1～4KHZ。
W02：非同步函数信号的直流电平调节，调节范围至少为0～2V，视信号幅度而定，一般调节为0V（出厂前已调好，该电位器学生可不调节）。
W03：非同步函数信号的幅度调节，一般使用峰峰值范围为0～4V。 P03：非同步函数信号的输出连接铆孔。
W04: 同步函数信号的幅度调节，一般使用峰峰值范围为0～4V。 P04：同步正弦波信号的输出连接铆孔。 P05: 标准8KHZ方波抽样输出 P07：音乐信号输出
P08：语音信号输出，另外配置话筒
五、实验内容及步骤 1．插入有关实验模块：
7
现代通信技术实验讲义
在关闭系统电源的条件下，将“时钟与基带数据发生模块”，插到底板“G”号的位置插座上（具体位置可见底板右下角的“实验模块位置分布表”）。注意模块插头与底板插座的防呆口一致，模块位号与底板位号的一致。 2．加电：
打开系统电源开关，底板的电源指示灯正常显示。若电源指示灯显示不正常，请立即关闭电源，查找异常原因。 3. 非同步函数信号源测试：
频率计和示波器监测P03测试点，按上述设置测试非同步函数信号源输出信号波形，记录其波形参数。
4．同步正弦波信号源测试：
频率计和示波器监测P04测试点，按上述设置测试同步正弦波信号源输出信号波形，记录其波形参数。
六、实验报告要求
1．记录非同步函数信号和同步信号的幅度、频率等参数，画出测试的波形图。 2．记录电话数字键波形，了解电话拨号的双音多频的有关技术。
8
现代通信技术实验讲义
实验2 CPLD可编程逻辑器件实验
一、实验目的
1．了解ALTERA公司的CPLD可编程器件EPM240； 2．了解本模块在实验系统中的作用及使用方法； 3．掌握本模块中数字信号的产生方法。
二、实验仪器
1．时钟与基带数据发生模块，位号：G 2．20M双踪示波器1台 3．频率计1台
三、实验原理
CPLD可编程模块（时钟与基带数据发生模块，芯片位号：4U01）用来产生实验系统所需要的各种时钟信号和数字信号。它由CPLD可编程器件ALTERA公司的EPM240、下载接口电路（4J03）和一块晶振（4JZ01）组成。晶振用来产生16.384MHz系统内的主时钟，送给CPLD芯片生成各种时钟和数字信号。本实验要求实验者了解这些信号的产生方法、工作原理以及测量方法，理论联系实践，提高实际操作能力。
m序列是最被广泛采用伪随机序列之一，除此之外，还用到其它伪随机码，如Gold序列等，本模块采用m序列码作为系统的数字基带信号源使用，在示波器上可形成稳定的波形，方便学生观测分析。下面介绍的m序列原理示意图和仿真波形图都是在MAX+PLUS II软件环境下完成。其中，RD输入低电平脉冲，防止伪随机码发生器出现连0死锁，其对应仿真波形的低电平脉冲。CLK为时钟脉冲输入端。OUT为m序列伪随机码输出。
下图3-1、图3-2为三级m序列发生器原理图和其仿真波形图。在实验模块中的clk为2KHZ时钟，输出测试点为4P02，m序列输出测试点为4P01。
图3-1 三级m序列发生器原理图（M=7）
9
现代通信技术实验讲义
图3-2 三级m序列仿真波形图
下图3-3、图3-4为四级m序列发生器原理图和其仿真波形图。
图3-3 四级m序列发生器原理图（M=15）
图3-4 四级m序列仿真波形图
下图3-5、图3-6为五级m序列发生器原理图和其仿真波形图。
图3-5 五级伪随机码发生器原理图
10