原理分析：
CLK=0时，输入数据存储在A点，A点有一个对地电容C1，C1的组成I1的栅电容、T1的结电容和T1的栅重叠电容构成。CLK=0期间，从级处于维持模式，B点处于高阻抗状态；CLK上升沿，T2导通，于是A点采样的值传送到输出端Q。CLK=1期间，T1关断，A点稳定，B点为A点的反，Q点即为A点的值。这一正沿触发寄存器非常有效，用了8个MOS管，如果采样开关用纯NMOS传输管实现，可以用6个MOS管实现。
213、（P252、253）设计CMOS电路，分析工作原理
工作原理： （1） 第一个三态驱动器 CLK?0(CLK?1)导通，主级反相采集输入信号D，X点得到输入信号D 的反相信号 D。从级M7、M8关断切断输入与输出 的联系，从级处于高阻模式即维持模式，输出Q维持 原来存储在CL1上X点的数据。
（2）CLK=1时正好相反，主级M3、M4关断，主级 处于高阻(维持)模式，而从级M7、M8导通，处于 求值模式，存在CL1上(X点)的数据反相后传到Q端 （3）整个电路是一个正沿触发的主从寄存器，类似 于前面传输门型寄存器，但也存在差别： 只要时钟边沿的上升和下降时间足够小，具有
CLK和CLK时钟控制的C2MOS寄存器对时钟重叠 不敏感。