实验一 存储器实验
一、实验目的
了解静态随机存取存贮器的工作原理；掌握读写存贮器的方法。
二、实验原理
实验仪的存贮器MEM单元选用一片静态存贮器6116（2K×8bit）存放程序和数据。
CE：片选信号线，低电平有效，实验仪已将该管脚接地。 OE：读信号线，低电平有效。 WE：写信号线，低电平有效。 A0..A10: 地址信号线。 I/O0..I/O7:数据信号线。
CE 1 0 0 0 OE × 0 1 0 WE × 1 0 0 SRAM6116功能表
存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。实验中的读写控制逻辑如下图：
功能 不选中6116 读 写 不确定
读写控制逻辑
M_nI/O用来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。
存贮器实验原理图
存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的高三位地址A10..A8接地，所以其实际容量为256字节。
数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光二极管上显示对应的数据。
IN单元通过一片74HC245(三态门)，连接到内部数据总线iDBus上，分时提供地址、数据。MAR由锁存器（74HC574，锁存写入的地址数据）、三态门（74HC245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光二极管（显示锁存器中的地址数据）组成。
T2、T3由CON单元提供，按一次CON单元的uSTEP键，时序单元发出T1信号；按一次
uSTEP键，时序单元发出T2信号；按一次uSTEP键，时序单元发出T3信号；再按一次uSTEP键，时序单元又发出T1信号，??
按一次STEP键，相当于按了三次uSTEP键，依次发出T1、T2、T3信号。 其余信号由开关区单元的拨动开关模拟给出，其中M_nI/O应为高（即对MEM读写操作）电平有效，nRD、nWR、wMAR、nMAROE、IN单元的nCS、nRD都是低电平有效。
三、实验结果及分析
四、思考题
1．本实验系统中所使用的存储芯片６１１６的容量有多大？系统中实际可访问的空间是多大?
2K*8位、256*8位
２．本实验系统中存储器的读写控制信号如何得到的？它们各自在什么时候有效？
通过手拨动开关来获得控制信号，OE：读信号线，低电平有效。WE：写信号线，低电平有效。
实验二 系统总线和具有基本输入输出功能的总线接口实验
一、实验目的
理解总线的概念及其特性；掌握控制总线的功能和应用。
二、实验内容
由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码，系统的I/O地址译码原理见下图（在地址总线单元）。
由于使用A6、A7进行译码，I/O地址空间被分为四个区，如表所示：
I/O地址译码原理图
A07 A06 00 01 10 11 片 选 IO_nCE0 IO_nCE1 IO_nCE2 IO_nCE3 I/O地址空间分配
地址范围 00-3F 40-7F 80-BF C0-FF CPU通过读写控制逻辑，控制MEM和I/O设备的读写。实验中的读写控制逻辑如下图：
读写控制逻辑
M_nIO用来选择对MEM还是I/O读写，M_nIO = 1，选择存贮器MEM；M_nIO = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2一致；读脉冲宽度与T2+T3一致，T2、T3由CON单元提供。
在理解读写控制逻辑的基础上我们设计一个总线传输的实验。实验所用总线传输实验框图如下图所示，它将几种不同的设备挂至总线上，有存贮器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传