《数字程控交换原理》实验指导书
大后得到。在TIP和RING之间应该接入过压保护电路，可防止外界工业高压或雷电产生的高压损伤用户接口芯片以及程控交换系统内部电路。AM79R70需要＋5V的工作电压和－48V的馈电电压。传统上用－48V馈电电压是为了抵消电能在用户环路远距离传输上的损耗，为距离在5公里范围内，用户环路电阻小于1800Ω的用户提供适当的工作电压。而在实验室里，用户接口回路很短，传输上的损耗可以忽略。所以在本实验系统
中设计采用－30V的馈电电压，也可以为实验用户话机提供有效的工作电源条件。
图2-4-2 AM79R70内部结构图 引脚说明如下：
（1）BGND 电源地。
（2）VBAT2 馈电电源，幅度为－19V～VBAT1。 （3）VCC ＋5V电源。 （4）RYOUT2 继电开关驱动。
（5）RYE RYOUT1和RYOUET2的发射极输出。 （6）RYOUT1 继电开关驱动。
（7）B2EN 馈电电源选择端，输入低电平时VBAT2馈电，输入高电平
31
《数字程控交换原理》实验指导书
时使用VBAT1馈电。由于振铃时回路所需的馈电电压较高，所以振铃时采用VBAT1馈电，平时可采用VBAT2馈电。本系统中VBAT1和VBAT2采用相同馈电电源输入。
（8）VBAT1 馈电电压，幅度为－40V～－67V，标准值为－48V。本实验
系统采用－30V～－40V。
（9）D1 内部继电器1使能端，低电平有效。
（10）E1 输入低电平时使DET输出摘机检测信号。 （11）C3 控制字输入，选择芯片工作方式。 （12）C2 控制字输入，选择芯片工作方式。
（13）DET 摘挂机检测输出，摘机时输出低电平，挂机时输出高电平。 （14）C1 控制字输入，选择芯片工作方式。 （15）D2 内部继电器2使能端，低电平有效。 （16）NC 非连接管脚。
（17）RSGH 使用VBAT1馈电时，接下拉电阻调整开路电压。 （18）RSGL 使用VBAT2馈电时，接下拉电阻调整开路电压。 （19）RDC 直流馈电电阻。
（20）AGND/BGND 数字地/模拟地，内部相连。 （21）RSN 模拟话音信号输入端。
（22）VNEG 内部负电压调整器的返回值。 （23）VTX 模拟话音信号输出端。 （24）RDCR 振铃时的反馈连接点。
（25）RINGIN 交流铃流电压的输入端。外部振荡电路产生的微弱的铃流
通过该脚输入，在芯片内被放大后，送入用户配线，使用户话机振铃
（26）HPA A（TIP）端高通滤波电容。 （27）HPB B（RING）端高通滤波电容。
（28）RTRIP2 当处于振铃状态时，使用户线电压偏移VBAT1，平时则保
持用户线电压恒定。
（29）RTRIP1 用户线电压门限的设置和滤波管脚。 （30）RD 摘机检测的门限调整和滤波。 （31）A（TIP） 接用户话机线的A（TIP）端。 （32）B（RING） 接用户话机线的B（RING）端。
AM79R70的工作方式主要由E1和C1、C2、C3的输入逻辑电平控制。当C3C2C1输入为001时，话机处于振铃状态，将放大的铃流通过B(RING)脚送给话机；当C3C2C1输入为010时，话机处于正常工作状态，此时在E1端输入高电平将使DET端输出摘挂机检测信号，其中DET低电平指示话机处于摘机状态，DET高电平指示话机处于挂机状态。AM79R70的一个应用电路见图2-4-3。
32
《数字程控交换原理》实验指导书
TP3057提供用户模拟话音信号到数字话音信号的编码转换功能以及从数字交换网络的数字话音信号到用户模拟话音信号的译码转换功能，并在编码前、译码后进行滤波，以滤除带外频率分量，将频率限制在300Hz-3400Hz之间，即话音信号的频率范围。PCM编码器的抽样频率为8,000抽样/s，对其进行编解码时可以用μ律（用于PCM 24）也可以用A律（用于PCM 30/32）。由于我国采用由欧洲邮电管理协会制订的CEPT PCM 30/32系统，采用A律压扩编码规则，所以本实验中也采用A律编码。
TP3057内部结构图见图2-4-4。用户线上产生的模拟信号，由TP3057 通过VFx引入，滤除高频噪声并将模拟信号限制在200Hz~3400Hz之间，经过8kHz的抽样，再将抽样后的信号转换为8bit的PCM编码，最后从Dx串行输出。在相反方向上，PCM编码由DR串行输入后被解码，进行数模转换并进行低通滤波后生成的模拟信号经适当放大增益调整后，从VfrO输出到用户接口芯片。其时钟信号为2.048Mhz，由引脚BCLKx输入。
TP3057有同步工作模式和异步工作模式。在同步工作模式下又有短帧同步操作方式和长帧同步操作方式。本系统采用同步工作模式下的长帧操作方式。
在同步工作模式中，接收/发送信号时要有相同的主控时钟和位时钟。MCLKX脚也要输入时钟信号。本系统使MCLKX与BCLKX输入相同的2.048MHz的时钟信号。BCLKX上的信号在此作为接收/发送时的位时钟。BCLKR的状态决定了主控时钟Master Clock的频率。两者的关系见表2-4-1。本系统将BCLKR/CLKSEL接高电平，所以主控时钟的频率也为2.048MHz。
在长帧同步操作方式下，FSX及FSR上的帧信号必须至少维持3个位时钟周期的有效长度。当芯片的数字信号的速率为64Kb/s时，帧同步信号至少要维持160ns的有效长度。本系统的帧同步信号的有效长度是240ns，满足了芯片的需要。输出时，数字信号经三态缓冲器输出。缓冲器在FSX或BCLKX脚上的上升沿出现后被打开，DX输出PCM码。随后BCLKX上时钟信号的第8个上升沿过后的下降沿使缓冲器关闭；输入时，FSR上的上升沿使DR上的数字信号在接下来的BCLKR的8个下降沿锁存起来。TP3057的一个典型同步应用电路见图2-4-5。
33
《数字程控交换原理》实验指导书
图2-4-3 AM79R70应用电路图
34
《数字程控交换原理》实验指导书
图2-4-4 TP3057内部结构框图 引脚说明如下：
（1）VBB 接－5V电源。 （2）GND 接地。
（3）VFRO 接收部分滤波器模拟信号输出端。 （4）VCC 接＋5V电源。
（5）FSR 接收部分帧同步信号输入端，此信号为8KHz脉冲序列。 （6）DR 接收部分PCM码流输入端。
（7）BCLKR/CLKSEL 接收部分位时钟（同步）信号输入端，此信号将PCM码
流在FSR上升沿后逐位移入Dr端。位时钟可以为64KHz到2.048Mhz的任意频率，也可以输入逻辑“1”或“0”电平来选择1.536MHz、1.544MHz或2.048MHz用作同步模式的主时钟，此时发时钟BCLKx同时作为发时钟和收时钟。
35