实验三 触发器及其应用
一、实验目的
1、掌握JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图3－1所示。
JK触发器的状态方程为
Qn+1 ＝JQn＋KQn
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图3－1 74LS112双JK触发器引脚排列及逻辑符号
8
下降沿触发JK触发器的功能如表3－1 表3－1
输 入 输 出 J × × × 0 1 0 1 × K × × × 0 0 1 1 × Qn+1 1 0 φ Qn 1 0 SD 0 1 0 1 1 1 1 1 RD 1 0 0 1 1 1 1 1 CP × × × ↓ ↓ ↓ ↓ ↑ Qn+1 0 1 φ Qn 0 1 Qn Qn Qn Qn 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变
Qn（Qn ）— 现态 Qn+1（Qn+1 ）— 次态 φ— 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 2、D触发器
在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q
n+1
＝D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，
n
触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。
图3－2 为双D 74LS74的引脚排列及逻辑符号。功能如表3－2。
9
图3－2 74LS74引脚排列及逻辑符号
表3－2 表3－3
输 入 输 出 D × × × 1 0 × Qn＋1输 入 n＋1输出 T × × 0 1 Qn1 ＋SD 0 1 0 1 1 1 RD 1 0 0 1 1 1 CP × × × ↑ ↑ ↓ Q SD 0 1 1 1
RD CP 1 0 1 1 × × ↓ ↓ 1 0 φ 1 0 Qn 0 1 φ 0 1 1 0 Qn Qn Qn 3、触发器之间的相互转换
在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图3－3(a)所示，其状态方程为： Qn+1 ＝TQn ＋TQn
(a) T触发器 (b) T'触发器
图3－3 JK触发器转换为T、T'触发器
T触发器的功能如表3－3。
由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图3－3(b)所示，即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。
同样，若将D触发器 Q端与D端相连，便转换成T'触发器。如图3－4所示。 JK触发器也可转换为D触发器，如图3－5。
10
图3－4 D转成T' 图3－5 JK转成D
三、实验设备与器件
1、直流稳压电源 2、数字存储示波器 3、信号发生器 4、面包板 5、74LS112 74LS00 74LS74 四、实验内容
1、测试双JK触发器74LS112逻辑功能 (1) 测试JK触发器的逻辑功能
按表3－4的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。 (2) 将JK触发器的J、K端连在一起，构成T触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。 表3－4
J K CP 0→1 1→0 0→1 1→0 0→1 1→0 0→1 Qn1 ＋Qn＝0 11
Qn＝1 0 0 0 1 1 0 1 1
1→0 3、测试双D触发器74LS74的逻辑功能 (1) 测试D触发器的逻辑功能
按表3－5要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。
表3－5
D CP 0→1 1→0 0→1 1→0 Qn1 ＋Qn＝0 Qn＝1 0 1
(2) 将D触发器的Q端与D端相连接，构成T'触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。
3、双相时钟脉冲电路
用JK触发器及与非门构成的双相时钟脉冲电路如图3－6所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB，其频率相同、相位不同。
分析电路工作原理，并按图3－6接线，用双踪示波器同时观察CP、CPA；CP、CPB及CPA、CPB波形，并描绘之。
图3－6 双相时钟脉冲电路
4、乒乓球练习电路
电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。
提示：采用双D触发器74LS74设计实验线路，两个CP端触发脉冲分别由两 名运动员操作，两触发器的输出状态用逻辑电平显示器显示。
12