的倒数就是时钟周期的时间长度。
A19/S6～A16/S3：地址/状态分时复用引脚，是一组4个具有三态能力的输出信号。这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16，在访问外设的第一个时钟周期输出低电平无效；其他时间输出状态信号S6～S3。
AD15～AD0：地址/数据分时复用引脚，共16个引脚，用作地址总线时是单向输出信号；用作数据总线时是双向信号，具有三态输出能力。
ALE：地址锁存允许，是一个三态、输出、高电平有效的信号。有效时，表示复用引脚（AD15～AD0和A19/S6～A16/S3）上正在传送地址信号。
：访问存储器或者I/O，是一个三态输出信号，该引脚高电平时，表示处理器将访问存储器，此时地址总线A19～A0提供20位的存储器物理地址。该引脚低电平时，表示处理器将访问I/O端口，此时地址总线A15～A0提供16位的I/O地址。
：读控制，也是一个三态、输出低电平有效信号。有效时，表示处理器正在从存储单元或I/O端口读取数据。
：写控制，是一个三态、输出低电平有效信号。有效时，表示处理器正将数据写到存储单元或I/O端口。
〔习题5.9〕
区别如下总线概念：芯片总线、局部总线、系统总线；并行总线、串行总线；地址总线、数据总线、控制总线；ISA总线、PCI总线。 〔解答〕
芯片总线：是指大规模集成电路芯片内部，或系统中各种不同器件连接在一起的总线；用于芯片级互连。
局部总线：位于处理器附件的器件相互连接的总线，相对于芯片总线。 系统总线：通常是指微机系统的主要总线。 并行总线：采用并行传输方式的总线。
串行总线：将多位数据按二进制位的顺序在数据线上逐位传送的总线。 地址总线：实现地址信息互连和交换的一组导线。 数据总线：实现数据信息互连和交换的一组导线。
控制总线：控制协调处理器和内存、外设交互信息的一组导线。
ISA总线：即IBM PC/AT总线，以处理器80286引脚形成的总线，分成支持8位操作的前62信号和扩展16位操作的后36信号。
PCI总线：外设部件互连总线，不仅适用于IA-32处理器，也适用其它处理器，支持32位和64位操作，广泛用于32位通用微型计算机中。 〔习题5.10〕
什么是同步时序、半同步时序和异步时序？ 〔解答〕
同步时序：总线操作的各个过程由共用的总线时钟信号控制。 半同步时序：总线操作仍由共用的总线时钟信号控制，但慢速模块可以通过等待信号让快速模块等待。
异步时序：总线操作需要握手（Handshake）联络（应答）信号控制，总线时钟信号可有可无。 〔习题5.11〕
EISA总线的时钟频率是8MHz，每2个时钟可以传送一个32位数据，计算其总线带宽。 〔解答〕
（32×8）÷（2×8）＝16MBps 〔习题5.12〕
PCI总线有什么特点？ 〔解答〕
PCI总线与处理器无关，具有32位和64位数据总线，有＋5V和＋3.3V两种设计，采用集中式总线仲裁、支持多处理器系统，通过桥（Bridge）电路兼容ISA/EISA总线，具有即插即用的自动配
置能力等一系列优势。 〔习题5.13〕
PCI总线操作如何插入等待状态？ 〔解答〕
主设备利用IRDY#信号无效、从设备利用TRDY#信号无效要求对方等待，即插入等待状态。 〔习题5.14〕
什么是USB总线支持的“热插拔”，这个特性有什么意义？ 〔解答〕
“热插拔”是在PC机正常工作状态进行插入或拔出。这个特性可以使用户随时连接USB设备。 〔习题5.15〕
简述USB总线的主要特征？ 〔解答〕
使用方便、扩充能力强。
支持多种传输速度、适用面广。
低功耗、低成本、占用系统资源少。 〔习题5.16〕
USB总线的集线器有什么作用？主机上是否需要集线器？ 〔解答〕
集线器是专门用于提供额外USB接入点的USB设备。 主机需要集线器，被称为根集线器。 〔习题5.17〕
USB总线协议支持哪几种数据传输方式？简述之。 〔解答〕
USB的数据传输有4种：
控制传输——在USB设备初次安装时，USB系统软件使用控制传输方式设置USB设备参数、发送控制指令、查询状态等。 批量传输——对于打印机、扫描仪等设备需要传输大量数据，可以使用批量传输方式连续传输一批数据。
中断传输——该方式传输的数据量很小，但需要及时处理，以保证实时性，主要用于键盘、鼠标等设备上。
同步传输——该方式以稳定的速率发送和接收信息，保证数据的连续和及时，用于数据传输正确性要求不高而对实时性要求高的外设，例如麦克风、喇叭、电话等。 第6章 存储系统 〔习题6.1〕简答题 〔解答〕
① 因为各种存储器件在容量、速度和价格方面存在矛盾。速度快，则单位价格高；容量大，单位价格低，但存取速度慢。故存储系统不能采用一种存储器件。
② Cache中复制着主存的部分内容。当处理器试图读取主存的某个字时，Cache控制器首先检查Cache中是否已包含有这个字。若有，则处理器直接读取Cache，这种情况称为高速命中；若无，则称为高速缺失。
③ 标签存储器保存着该数据所在主存的地址信息。 ④ 主存块与Cache行之间的对应关系称“地址映射”， Cache通过地址映射确定一个主存块应放到哪个Cache行组中。
⑤ 写入策略用于解决写入Cache时引起主存和Cache内容不一致性的问题。
⑥ 存取时间是指从读/写命令发出，到数据传输操作完成所经历的时间；存取周期表示两次存储器访问所允许的最小时间间隔。存取周期大于等于存取时间。
⑦ 虚拟存储器是由操作系统利用辅助存储器、以磁盘文件形式建立的、在主存储器与辅助存储器之间的一个存储器。
⑧ DRAM芯片容量大、芯片小，高集成度，引脚数量少。故DRAM芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。第一批地址称行地址，第二批地址称列地址。
⑨ 译码电路中只有部分地址线参与译码会造成地址重复，也就是一个存储单元占有多个存储器地址。
⑩页表项的P位称为存在位（Present），表示该页面是否在物理存储器中。 〔习题6.2〕判断题 。
〔解答〕
① 错 ② 对 ③ 对 ④ 对 ⑤ 对 ⑥ 错 ⑦ 错 ⑧ 对 ⑨ 错 ⑩ 对 〔习题6.3〕填空题 〔解答〕
① 8，1024，1024，1024，1024，240 ② 8KB，4
③ 随机存取存储器，丢失，只读存储器，读取，不会丢失 ④ 8，13，8 ⑤ 2
⑥（UV-）EPROM，Flash Memory ⑦ 58000H，5FFFFH，32KB ⑧ 32，4，64，8
⑨ 直接映射，组合相关映射，全相关映射，2路组合相关映射 ⑩ 00820000H，02000H 〔习题6.4〕
举例说明存储访问的局部性原理。 〔解答〕
处理器访问存储器时，无论是读取指令还是存取数据，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中，这就是存储访问的局部性原理。 例如，求平均值的函数。 long mean(long d[], long num) { long i,temp=0; for(i=0; i 函数中的变量temp体现了时间局部，因为每次循环都要使用它。顺序访问数组d[]的各个元素（相邻存放在主存），体现了空间局部。循环体内的指令顺序存放，依次读取执行体现了空间局部；同时重复执行循环体，又体现了时间局部。 〔习题6.5〕 简述存储系统的层次结构及各层存储部件特点。 〔解答〕 为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。 存储系统的各层存储部件自上而下依次是：CPU寄存器、高速缓存、主存存储器(RAM/ROM)，辅助存储器如磁盘、光盘等。CPU寄存器、高速缓存器集成在CPU芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。 〔习题6.6〕 在半导体存储器件中，什么是SRAM、DRAM和NVRAM？ 〔解答〕 SRAM是静态读写存储器芯片，它以触发器为基本存储单元，以其两种稳定状态表示逻辑0和逻辑1。 DRAM是动态读写存储器芯片，它以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态，需要不断刷新保持信息正确。 NVRAM多指带有后备电池的SRAM芯片，这种芯片采用CMOS制造工艺设计以减少用电。 〔习题6.7〕 SRAM芯片的片选信号有什么用途？对应读写控制的信号是什么？ 〔解答〕 片选信号：片选有效时，才可以对该芯片进行读/写操作；无效时，数据引脚呈现高阻状态、与系统数据总线隔离，并可降低内部功耗。 读控制信号：在芯片被选中的前提下，若有效，则芯片将允许地址信号选择的存储单元内的数据输出到数据引脚上。 写控制信号：在芯片被选中的前提下，若有效，则芯片将数据引脚上的数据写入地址信号选择的存储单元内。 〔习题6.8〕 DRAM为什么要刷新，存储系统如何进行刷新？ 〔解答〕 DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。 存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。 刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。 〔习题6.9〕 什么是掩摸ROM、OTP-ROM、EPROM、EEPROM和Flash ROM？ 〔解答〕 掩膜ROM：通过掩膜工艺、将要保存的信息直接制作在芯片当中，以后再也不能更改。 OTP-ROM：该类芯片出厂时存储的信息为全“1”，允许用户进行一次性编程，此后便不能更改。 EPROM：一般指可用紫外光擦除、并可重复编程的ROM。 EEPROM：也常表达为E2PROM，其擦除和编程（即擦写）通过加电的方法来进行，可实现“在线编程”和“在应用编程” Flash ROM：是一种新型的电擦除可编程ROM芯片，能够很快擦除整个芯片内容。 〔习题6.10〕 请给出教材图6-7中138译码器的所有译码输出引脚对应的地址范围。 〔解答〕 ～的地址范围依次是： E0000H～E3FFFH，E4000H～E7FFFH，E8000H～EBFFFH，EC000H～EFFFFH，F0000H～F3FFFH，F4000H～F7FFFH，F8000H～FBFFFH，FC000H～FFFFFH。 〔习题6.11〕 什么是存储器芯片的全译码和部分译码？各有什么特点？ 〔解答〕 全译码：使用全部系统地址总线进行译码。特点是地址唯一，一个存储单元只对应一个存储器地址（反之亦然），组成的存储系统其地址空间连续。 部分译码：只使用部分系统地址总线进行译码。其特点：有一个没有被使用的地址信号就有两种编 码，这两个编码指向同一个存储单元，出现地址重复。 〔习题6.12〕 区别如下各个主存名称的含义：常规主存，扩展主存，扩充主存；上位主存区UMA和上位主存块UMB，高端主存区HMA，影子主存。 〔解答〕 常规主存：8088和8086提供20个地址线A19～A0，寻址1MB的存贮空间，其中，最低640KB的系统RAM区被称为常规主存或基本主存。 扩展主存：IA-32处理器在1MB之后的主存空间都作为RAM区域使用，被称为扩展主存。 扩充主存：处理器不可以直接访问，利用“体交换技术”实现处理器访问。 上位主存区UMA：在常规主存其后384KB（A0000H～FFFFFH）主存称为上位主存区UMA。 上位主存块UMB：上位主存区UMA没有被使用部分，被开辟为上位主存块UMB。 高端主存区HMA：在实方式下，通过控制A20开放，程序可以访问的1MB之后的64KB区域。 影子主存：PC机启动后可以将ROM-BIOS映射到RAM中，这部分用作ROM-BIOS、并被操作系统设置为只读的RAM区域。 〔习题6.13〕 开机后，微机系统常需要检测主存储器是否正常。例如，可以先向所有存储单元写入数据55H（或00H）、然后读出看是否还是55H（或00H）；接着再向所有存储单元写入数据AAH（或FFH）、然后读出看是否还是AAH（或FFH）。利用两个二进制各位互反的“花样”数据的反复写入、读出和比较就能够识别出有故障的存储单元。利用获得的有故障存储单元所在的物理地址，如果能够分析出该存储单元所在的存储器芯片，就可以实现芯片级的维修。试利用汇编语言编写一个检测常规主存最高64KB（逻辑地址从9000H∶0000H到9000H∶FFFFH）的程序，如果发现错误请显示其逻辑地址。 〔解答〕 ; 代码段 mov ax,9000h mov ds,ax mov ah,55h ; 先用55H push ax again: mov bx,0 mov al,ah again1: mov [bx],al ; 写入 dec bx jnz again1 again2: mov al,[bx] ; 读出 cmp al,ah ; 检测 jz next2 dispcrlf push ax mov ax,ds call disphw ; 显示段地址 mov al,':' call dispc mov ax,bx call disphw ; 显示偏移地址 pop ax next2: dec bx jnz again2 pop ax