将IN单元臵00010001，K7臵为1，关闭R0寄存器的输出；K6臵为1，打开R0寄存器的输入；WR、RD、IOM分别臵为0、1、1，对IN单元进行读操作；LDAR臵为0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭（运行一个机器周期），观察图形界面，在T4时刻完成对寄存器R0的写入操作。 ② 将R0中的数据11H打入存储器01H单元。
将IN单元臵00000001（或其他数值）。K7臵为1，关闭R0寄存器的输出；K6臵为0，关闭R0寄存器的输入；WR、RD、IOM分别臵为0、1、1，对IN单元进行读操作；LDAR臵为1，将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在T3时刻完成对地址寄存器的写入操作。
先将WR、RD、IOM分别臵为1、0、0，对存储器进行写操作；再把K7臵为0，打开R0寄存器的输出；K6臵为0，关闭R0寄存器的输入； LDAR臵为0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在T3时刻完成对存储器的写入操作。
③ 将当前地址的存储器中的数写入到R0寄存器中。
将IN单元臵00000001（或其他数值），K7臵为1，关闭R0寄存器的输出；K6臵为0，关闭R0寄存器的输入；WR、RD、IOM分别臵为0、1、1，对IN单元进行读操作；LDAR臵为1，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在T3时刻完成对地址寄存器的写入操作。
将K7臵为1，关闭R0寄存器的输出；K6臵为1，打开R0寄存器的输入；WR、RD、IOM分别臵为0、1、0，对存储器进行读操作；LDAR臵为0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的?单节拍运行?按扭，观察图形界面，在T3时刻完成对寄存器R0的写入操作。
时序与操作台单元LDAR......PC&AR单元...LDARPC_BLDPCD7...CLK030HZTS1TS4T1......D0...CON单元ALU_B.........T4LDAWRRDIOM控制总线XMWRXMRDK7XIOWXIORK6LDR0WRRDIOM...IN7IN0...LDBS3S0R0_B...OUT7...OUT0...ALU®单元D7.........RDIN_B扩展单元VCCGNDCPU内总线D7D0.........IN单元D7...WRWRRDMEM单元IR单元LDIR...D0LED_BOUT单元地址总线A7............XD7XD7...D7...XD0XD0D0...数据总线A0...XA7XA0...D0 11
图2-5 实验接线图
注：由于采用简单模型机的数据通路图，为了不让悬空的信号引脚影响通路图的显示结果，将这些引脚置为无效。在接线时为了方便，可将管脚接到CON单元闲置的开关上，若开关打到‘1’，等效于接到‘VCC’；若开关打到‘0’，等效于接到‘GND’。
④ 将R0寄存器中的数用LED数码管显示。
先将WR、RD、IOM分别置为1、0、1，对OUT单元进行写操作；再将 K7置为0，
打开R0寄存器的输出；K6置为0，关闭R0寄存器的输入； LDAR置为0，不将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭，观察图形界面，在T3时刻完成对OUT单元的写入操作。
IN单元置数据IN单元置数据(00010001)(00000001)将IN单元中的数写入R0将IN单元中的数写入将R0中的数写入MEMARIN= 00010001IN= 00000001K7= 1K7= 1K7= 0K6= 1K6= 0K6= 0WR\\RD\\IOM= 011WR\\RD\\IOM= 011WR\\RD\\IOM= 100LDAR= 0LDAR= 1LDAR= 0IN单元置数据(00000001)将IN单元中的数写入将MEM中的数写入R0将R0中的数写入OUT单元ARIN= 00000001K7= 1K7= 1K7= 0K6= 0K6= 1K6= 0WR\\RD\\IOM= 011WR\\RD\\IOM= 010WR\\RD\\IOM= 101LDAR= 1LDAR= 0LDAR= 0
2.5问题与思考
1.系统总线上能否同时有两个数据源提供数据？为什么？
12
实验三 基本运算器实验
3.1 实验目的
(1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。
3.2 实验设备
PC机一台，TD-CMA实验系统一套。
3.3 实验原理
本实验的原理如图3-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将臵进位标志FC，在运算结果输出前，臵ALU零标志。ALU中所有模块集成在一片CPLD中。
逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图3-2所示。图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：
(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。
(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。
(3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。
D[7..0]F7VCCALU_B三态控制(245)PRNDQT4CLRVCCPRNQDCLRCLRCY1CY2ADD_SUBT4SHIFTADD_SUBLOGIC三选一开关SHIFT译码器F0CLRFZFCCNCY2FCCn算术运算部件逻辑运算部件CnFC移位运算部件S[3..0]显示AA(273)LDAT4B(273)LDBT4显示BIN[7..0]
图3-1 运算器原理图
13
运算器部件由一片CPLD实现。ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘ ’，表示这两根排针之间是连通的。图中除T4和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。T4由时序单元的TS4提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
右3in[3]右2右1不移位左1in[2]左2in[1]左3in[0]out[0]out[1]out[2]out[3]
图3-2 交叉开关桶形移位器原理图
暂存器A和暂存器B的数据能在LED灯上实时显示，原理如图3-3所示（以A0为例，其它相同）。进位标志FC、零标志FZ和数据总线D7?D0的显示原理也是如此。
VCC1KA0
图3-3 A0显示原理图
ALU和外围电路的连接如图3-4所示，图中的小方框代表排针座。
运算器的逻辑功能表如表3-1所示，其中S3 S2 S1 S0 CN为控制信号，FC为进位标志，FZ为运算器零标志，表中功能栏内的FC、FZ表示当前运算会影响到该标志。
注意：运算结果是组合逻辑电路实现的，发控制命令后结果立即可见，而进位标志FC的
改变需要T4脉冲打入。
3.4 实验步骤
(1) 按图3-5连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同）。
14
D[7..0]OUT[7..0]ALU_B三态控制(245)R0_BR1_BR2_BR3_BCNS[3..0]ALUFCFZ显示FC显示FZR0LDR0T4LDR1T4R1LDR2T4R2LDR3T4R3显示AA(273)B(273)显示BREG堆LDAT4LDBT4IN[7..0]
图3-4 ALU和外围电路连接原理图
表3-1 运算器逻辑功能表
运算类型 S3 S2 S1 S0 0000 0001 逻辑运算 0010 0011 0100 0101 0110 移位运算 0111 1000 1001 1010 算术运算 1011 1100 1101 1110 1111 CN X X X X X X 0 1 0 1 X X X X X X X X F=A（直通） F=B（直通） F=AB （FZ） F=A+B （FZ） F=/A （FZ） F=A不带进位循环右移B（取低3位）位 （FZ） F=A逻辑右移一位 （FZ） F=A带进位循环右移一位 （FC，FZ） F=A逻辑左移一位 （FZ） F=A带进位循环左移一位 （FC，FZ） 臵FC=CN （FC） F=A加B （FC，FZ） F=A加B加FC （FC，FZ） F=A减B （FC，FZ） F=A减1 （FC，FZ） F=A加1 （FC，FZ） （保留） （保留） 功 能 *表中“X”为任意态，下同
15