THGSC-3型 大规模EDA/SOPC综合实验开发系统
实验三 含异步清零和同步使能的加法计数器
一、实验目的
1． 了解二进制计数器的工作原理。
2． 进一步熟悉QUARTUSII软件的使用方法和VHDL输入。 3． 时钟在编程过程中的作用。 二、实验设备
1． PC机 1台； 2． Altera Blaster下载器 1根； 3． THGSC-3型实验箱 1台。 三、实验原理
二进制计数器是应用中最多、功能最全的计数器之一，含异步清零和同步使能的加法计数器的具体工作过程如下：在时钟上升沿时，检测使能端是否允许计数，如果允许计数（定义使能端高电平有效）则开始计数，否则一直检测使能端信号。在计数过程中再检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零，继续进行检测和计数。其工作时序如图3-1 所示：
图3-1 计数器的工作时序
四、实验内容
本实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。实验中选择时钟信号区1Hz时钟，SW1表示使能端信号，用复位开关S1表示复位信号，用LED模块的D1~D4来表示计数的二进制结果。实验LED 亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。通过输入不同的值模拟计数器的工作时序，观察计数的结果。开发系统中的拨码开关与FPGA 的接口电路，LED 灯与FPGA 的接口电路以及按键开关模块与FPGA 的管脚连接在《用户手册》都做了详细说明。
五、实验步骤
1． 打开QUARTUSII 软件，新建一个工程。 2． 建完工程之后，再新建一个VHDL File，打开VHDL 编辑器对话框。 3． 按照实验原理和实验内容所述功能，在VHDL 编辑窗口编写VHDL 程序。 4． 编写完VHDL 程序后，保存起来。 5． 对编写的VHDL 程序进行编译并仿真，对程序的错误进行修改。 6． 编译仿真无误后，依照《用户手册》进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。
20 天煌科技 天煌教仪
THGSC-3型 大规模EDA/SOPC综合实验开发系统
7． 连接Altera Blaster 下载器到开发系统的JTAG接口，系统上电，电源指示灯正常。 8． 用下载电缆通过JTAG 口将对应的sof 文件加载到FPGA 中。观察实验结果是否与实验内容要求一致。
六、实验结果
当设计文件加载到目标器件后，使拨码开关SW1置为高电平，四位LED会按照实验原理中依次被点亮，当加法器加到10时，D5（进位信号）被点亮。当复位键（S1 键）按下后，计数被清零。如果拨码开关1置为低电平（拨码开关向下）则加法器不工作。 七、实验报告
1． 给出设计的HDL代码，并注释； 2． 绘出仿真波形，并作说明； 3． 写出在VHDL 编程过程中需要说明的规则； 4． 将实验结果与现象记录下来； 5． 改变时钟频率，看实验现象会有什么改变，解释这一现象； 6． 实验心得和意见。
21 天煌科技 天煌教仪
THGSC-3型 大规模EDA/SOPC综合实验开发系统
实验四 八位七段数码管动态显示电路的设计
一、实验目的
1． 了解数码管的工作原理。
2． 学习七段数码管显示译码器的设计。
3． 学习VHDL 的CASE 语句及多层次设计方法。 二、实验设备
1． PC机 一台； 2． Altera Blaster下载器 一根； 3． THGSC-3型实验箱 一台。 三、实验原理
七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-1 所示。
图4-1 静态七段数码管
由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp 都连在了一起，8 个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。 四、实验内容 本实验要求完成的任务是在时钟信号的作用下，通过四个拨动开关SW1~SW4输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1kHz作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。实验箱中的拨动开关与FPGA 的接口电路，以及数码管显示模块与FPGA 的管脚连接在《用户手册》做了详细说明。 五、实验步骤
1． 打开QUARTUSII 软件，新建一个工程。
2． 建完工程之后，再新建一个VHDL File，打开VHDL 编辑器对话框。 3． 按照实验原理和自己的想法，在VHDL 编辑窗口编写VHDL 程序。 4． 编写完VHDL 程序后，保存起来。方法同实验一。
22 天煌科技 天煌教仪
THGSC-3型 大规模EDA/SOPC综合实验开发系统
5． 对编写的VHDL 程序进行编译并仿真，对程序的错误进行修改。
6． 编译仿真无误后，依照《用户手册》进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。
7． 用下载电缆通过JTAG 口将对应的sof 文件加载到FPGA 中。
8． 将数字信号源F的时钟选择为1kHz，拨动SW1~SW4四位拨动开关，使其为一个数值，观察八个数码管显示的数值并记录。观察实验结果是否与自己的编程思想一致。
9． 实验完毕，关闭电源，整理实验器材。
六、实验结果
当设计文件加载到目标器件后，拨动四位拨码开关，使其为一个二进制数值，则四个数码管均显示拨码开关所表示的十六进制的值。
七、实验报告
1． 给出设计文件，并作说明； 2． 绘出仿真波形，并作说明；
3． 说明扫描时钟是如何工作的，改变扫描时钟会有什么变化； 4． 把实验硬件测试结果记录下来；
5． 若实验过程中使用的为共阳数码管，则程序应该做怎样变动； 6． 实验心得与意见。
23 天煌科技 天煌教仪
THGSC-3型 大规模EDA/SOPC综合实验开发系统
实验五 数控分频器的设计
一、实验目的
1． 学习数控分频器的设计、分析和测试方法。 2． 了解和掌握分频电路实现的方法。 3． 掌握EDA 技术的层次化设计方法。 二、实验设备
1． PC机 一台； 2． Altera Blaster下载器 一根； 3． THGSC-3型实验箱 一台。 三、实验原理
数控分频器的功能就是当输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计完成的。 四、实验内容
本实验要求完成的任务是在时钟信号的作用下，通过输入八位的拨动开关输入不同的数据，改变分频比，使输出端口输出不同频率的时钟信号，达到数控分频的效果。在实验中时，数字时钟选择1kHz作为输入的时钟信号（频率过高观察不到LED 的闪烁快慢），用八个拨动开关做为数据的输入，当八个拨动开关置为一个二进制数时，在输出端口输出对应频率的时钟信号，用户可以用示波器接信号输出模块观察频率的变化，也可以使输出端口接LED 灯来观察频率的变化。在此实验中我们把输入接入LED 灯模块。实验箱中的拨动开关、LED 与FPGA 的接口电路，以及拨动开关、LED 与FPGA 的管脚连接在《用户手册》做了详细说明。 五、实验步骤
1． 打开QUARTUSII 软件，新建一个工程。
2． 建完工程之后，再新建一个VHDL File，打开VHDL 编辑器对话框。 3． 按照实验原理和自己的想法，在VHDL 编辑窗口编写VHDL 程序。 4． 编写完VHDL 程序后，保存起来。方法同实验一。
5． 对编写的VHDL 程序进行编译并仿真，对程序的错误进行修改。
6． 编译仿真无误后，依照《用户手册》进行管脚分配。分配完成后，再进行全编译一次，以使管脚分配生效。
7． 用下载电缆通过JTAG 口将对应的sof 文件加载到FPGA 中。
8． 将数字信号源F的时钟选择为1kHz，拨动八位拨动开关SW1~SW8，使其为一个数值，观察输入的时钟信号使LED灯D1的状态，改变拨动开关，观察D1的变化。观察实验结果是否与自己的编程思想一致。
9． 实验完毕，关闭电源，整理实验器材。
注：八位拨动开关不可全部置高，即分频比不可设置为“11111111”。
24 天煌科技 天煌教仪