计算机组成原理复习资料
第一章概论
CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。 运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。 总线：计算机中连接功能单元的公共线路，是一束信号线的集合。 主机：由CPU、存储器与IO接口合在一起构成的处理系统称为主机。
接口：是主机与外设之间传递数据与控制信息的电路，是主机与外设的桥梁。 汇编语言：采用文字方式（助记符）表示的程序设计语言。
字长：一个数据字包含的位数，一般为8位、16位、32位和64位等。 兼容：计算机部件的通用性。
运算器的功能：完成算术逻辑运算，由ALU和若干寄存器组成。其中ALU负责执行各种数据运算操作，寄存器用于暂时存放参与运算的数据以及保存运算状态。
控制器的功能：从内存中取出指令，对其进行译码，产生相应的时序控制信号，控制其它器件工作。
第二章数据编码和数据运算
数据：定点数据、浮点数据、图形数据、文字数据。
原码：用一个符号位表示数据的正负，0代表正号，1代表负号，其余的代码表示数据的绝对值。
补码：用最高位表示符号，其余各位代码给出数值按2取模的结果。 阶码：浮点数编码中，表示小数点的位置的代码。
上溢：指数据的绝对值太大，以至大于数据编码所能表示的数据范围。 海明距离：在信息编码中，两个合法代码对应位上编码不同的位数。
冯诺依曼舍入法：浮点数据的一种舍入方法，在截去多余位时，将剩下数据的最低位置1。桶形移位器：一种移位电路，具有移2位、移4位和移8位等功能。
规格化数：浮点数编码中，为使浮点数具有唯一的表示方式所作的规定，规定尾数部分用纯小数形式给出，而且尾数的绝对值应大于1/R，即小数点后的第一位不为零。 机器零：浮点数编码中，阶码和尾数为全0时代表的0值。 为什么用二进制：容易用数据电路表示，数据运算和存储方式简单，是高效的数据表示方式。如何区分ASCII代码和汉字编码：ASCII代码是7位的代码，在存储时可以在它前面增加一位形成8位的代码，增加的位用0表示是ASCII码，1表示是汉字编码。
采用双符号位检测溢出的方法：在运算时，两个符号位同时参加运算，结果中如果两个符号位不同，则表示产生了溢出。若符号为01，则表示运算结果大于允许取值范围的最大正数，称为正溢出；若符号位为10，则表示运算结果是负数，其值小于允许取值范围的最小负数，称为负溢出。两个符号位的最高位仍为正确的符号。
十进制加法器的原理：它是利用二进制定点运算器，将两个BCD码相加后判断是否大于9，若是，则做十进制调整（即加6），否则直接输出。 浮点数规格化的目的和方法：目的是使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时符号位与小数点后第一位不相等则已为规格化数据，否则是非规格化数据。通过规格
化，可以保证运算数据的精度。规格化中通常采用向左规格化，即尾数每左移一位，阶码减1，直至规格化完成。
第三章存储系统
SRAM：静态半导体存储器，可随机读写，其存储的数据表示为晶体三极管构成的双稳态电路的电平，存储数据稳定，不需刷新。
DRAM：动态半导体存储器，它利用电容存储电荷的特性来存储数据，可以提高存储器芯片的存储容量，但必须不断地刷新每个存储单元中存储的信息。
快闪存储器：它属于电可擦写可编程只读存储器。其存储单元结构与EEPROM类似，只是存储单元的氧化层较薄，且有更好的电可擦性能。
多体交*存储器：由多个相互独立、容量相同的存储体构成，每个存储体都有各自的读写电路、地址寄存器和数据寄存器，各自以等同的方式与CPU传递信息。CPU可以在一个存储周期内连续访问多个存储体。
相联存储器：一种按内容访问的存储器，，每个存储单元有匹配电路，可用于cache中查找数据。固件：固化在硬件中（如写入ROM）的固定不变的常用软件。
EDO DRAM：增强数据输出动态随机访问存储器，采用快速页面访问模式，并增加了一个数据锁存器以提高数据传输速率。
存储芯片由存储体、读写电路、地址译码和控制电路等组成。
存储芯片并联的目的是为了位扩展，串联的目的是为了字节单元扩展。 访问存储器的速度指标：访问时间、访问周期、带宽。
访存局部性规律：程序对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在存储空间的其余90%的区域中。 地址映射：采用虚拟存储技术执行程序时，必须把逻辑地址映射到主存储器的物理地址空间上，称为地址映射。
存储器周期：从一次启动存储器操作到操作完成后可启动下一次操作的时间。
带宽：存储器在连续访问时的数据吞吐速率。从启动访问存储器的操作到操作完成的时间。命中：访问主存的数据或代码存在于cache中的情形称为命中。
主存与CACHE之间的映象方式：有直接映象、全相联印象、组相联印象三种。
直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。 组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间直接映象方式，而在组内使用全相联印象方式。 CACHE的替换策略：随机法是用一个随机数产生器产生一个随机的替换块号；先进先出法是替换最早调入的存储单元；近期最少用法替换近期最少使用的存储。
CACHE的更新策略：写操作CACHE命中时，CACHE更新策略有两种：①写直达法：将内容同时写入 CACHE和主存。②写回法：将内容只写入CACHE，当CACHE数据被替换出去才写回主存。
写操作CACHE不命中时，更新策略有两种：①按写分配法：当CACHE不命中时将该地址对应的块从主存调入CACHE。②当CACHE不命中时将该地址对应的块不从主存调入CACHE。虚拟存储器的管理方式：页式虚拟存储器是把虚拟存储空间和实际存储空间等分成固定容量的页，各虚拟页可装入中不同的实际页面位置；段式虚拟存储器是将主存按段分配，段长度不固定，由OS为程序分配各段；段页式是前两种的结合，它将存储空间按逻辑模块分段再分成若干页通过段表和页表进行访存。
页表的作用：是反映逻辑页号和物理页号的对应关系，用于实现虚实地址的变换。 页表由与逻辑页相同数量的表单元构成，每个单元包含有装入位和物理页号。 装入位表示相应的逻辑页是否在主存中，若在则物理页号表示在哪一个物理页中。 提高存储器工作速度：①芯片技术：快速页式动态存储器（FPM DRAM）、同步型动态存储器 SDRAM、相联存储器；②结构技术：增加存储器的数据宽度、采用多体交*存储器。
第四章指令系统
指令：是计算机硬件能够识别并直接执行的操作命令，又称机器指令。 操作码：指令中指定操作类型的代码。 地址码：指令中指定操作数的字段。
助记符：用一些比较容易记忆的文字符号来表示指令中的代码和操作数。
堆栈：是一种按LIFO顺序进行访问的存储区。寻址方式：隐含寻址、立即数寻址、寄存器寻址、直接寻址、寄存器间接寻址、存储器间接寻址、相对寻址、变址和基址寻址、复合寻址方式。
指令系统：计算机中各种指令的集合，或指令集。指令类型：数据传送、算术运算、逻辑运算、程序流控、IO操作、堆栈操作、字符串处理、系统指令。
RISC的特点：优点：RISC技术简化了指令系统，以寄存器－寄存器方式工作，采用流水方式，从而可在一个时钟周期内执行完毕，使用较多的寄存器以减少访存，绝大部分指令采用组合电路实现。缺点：指令功能简单使得程序代码较长，占用了较多的存储器空间。
转子指令行过程：①将下一条指令的地址（PC的值）存放在一个临时存储位置，以便于子程序返回时取出这个地址，继续执行下一条指令；②将子程序的起始地址装入PC中，这样取指令时将读取子程序中的指令。
子程序的最后一条指令一般是一条返回指令，它将存放在临时存储位置的指令地址取出，放回PC，这样程序就返回原程序了。
基址与变址的区别：基址寻址用于程序定位，一般由硬件或OS完成。而变址寻址是面向用户的，用于对一级数据进行访问等。
相对寻址的特点：操作数的地址是程序计数器PC的值加上偏移量形成的，是一种特殊的变址寻址方式，偏移量用补码表示，可正可负。相对寻址可用较短的地址码访问内存。
第五章控制器
CPU的基本功能：指令控制；操作控制；数据运算；异常处理和中断处理。
控制器的功能：从内存中取指令，并计算下一条指令在内存中的地址；对指令进行译码，产生相应的操作控制信号；控制指令执行的步骤和数据流动的方向。
CPU寄存器类型：指令寄存器IR；程序计数器PC；数据寄存器DR；地址寄存器AR；状态寄存器SR。 硬件连线方式：是用一个时序电路产生时间控制信号，采用组合逻辑电路实现各种控制功能。微程序方式：采用存储逻辑实现，即用一个存储在ROM中的微程序产生控制信号。 指令周期：从一条指令的启动到下一条指令的启动的间隔时间。 机器周期：是指令执行中每一步操作所需要的时间。 时钟周期：是计算机主频的周期。
单总线运算指令周期的执行过程：①送指令地址；②计算下一条指令的地址；③读入指令；④把一个源操作数寄存器中的数据送到运算器中；⑤把另一个源操作数寄存器中的数据送到
运算器；⑥把结果送到指令指定的寄存器。
条件转移指令的三种安排方法：条件码方法；条件寄存器方法；比较与转移方法。转移指令的执行过程：①取指令；②指令译码；③计算地址。
组合电路的硬连线控制器的构成：时钟源、环形脉冲发生器、控制信号的编码/译码逻辑电路。
微程序控制器的构成：控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等。
微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。 微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分。 微地址：微指令在控制存储器中的存储地址。
相容性微操作：在同时或同一个CPU周期内可以并行执行的微操作。
相斥性微操作：不能在同时或不能在同一个CPU周期内并行执行的微操作。 微指令的编码方法：直接表示法；编码表示法；混合表示法。 产生后继微地址的方式：计数器方式；断定方式；结合方式。
水平型微指令：一次能定义并执行多个并行操作控制信号的微指令。
垂直型微指令：采用微操作码编码法，由微操作码规定微指令的功能。包括微操作码、源部件号、目标部件号、下一微指令地址。 指令传真：是一种获得机器软件兼容的方法，是使得已有的软件能够在新型的计算机中继续运行。
指令模拟：在一种计算机上用软件来解释另一种计算机的指令。
微程序控制器的特点：与硬连线控制器比较，具有规整性，可维护性的优点，是一种用软件设计方法来设计硬件的技术，可实现复杂指令的操作控制，且极其灵活性，可方便地啬和修改指令。
第六章系统总线
总线：一组可由多个部件分时共享的信息传输线。
总线的物理特性包括：物理连接方式、连线的类型、连线的数量、接插件的形状尺寸、引脚线的排列方式。
总线的功能特性包括：功能层次、资源类型、信息传递类型、信息传递方式和控制方式。 总线的电气特性包括：信号传递方向、信号的时序特征、电平特征。
总线电平信号的表示方式：单端方式，用一条信号线和一条公共接地线来传递信号。高电平表示1，低电平表示0。
差分方式采用两条信号线互补传输信号，即两条线都传输信号，但两条线上的信号是电平相反的。差分方式具有抗干扰能力强的特点，可提高数据传输速度或增加总线的长度。 传输方式：串行、并行、复合、消息。
串行传输：数据的传输在一条线路上按位进行。 并行传输：所有的数据位同时传输。
复合传输：是一种总线复用的传输方式，它使不同的信号在同一条信号线上传输。 消息传输：是将总线需要传送的数据信息、地址信息和控制信息等组成一个固定的数据结构以猝发方式进行传输。
码元：携带数据信息的信号单元。
波特率：每秒钟通过信道传输的码元数。 比特率：每秒钟通过信道传输的信息量。
猝发式数据传输：在一个总线周期传输存储地址连续的多个数据字。 总线协议：规定了实现总线数据传输的定时规则。
同步通信：所有的设备都从一个公共的时钟信号中获得定时信息。
异步通信：使用一个在CPU和设备之间的“握手”信号，去除了公共的时钟信号，从而使得操作变成异步的。非互锁、半互锁、全互锁。 主设备：获得总线控制权的设备。 从设备：被主设备访问的设备。
总线事务：从请求总线到完成总线使用的操作序列。
总线访问延迟：是主设备为获得总线控制权而等待的时间。 总线周期：是主设备占用总线的时间。 总线裁决方式：决定总线由哪个设备进行控制的方式。集中式控制将总线的控制功能用一个专门的部件实现，这个部件可以位于连接在总线的某个设备上。链式查询、计数器定时查询、独立请求方式。 菊花链方式：各申请总线的设备合用一条总线作为请求信号线，而总线控制设备的响应信号线则串接在各设备间。 独立请求方式：集中式总线裁决方式之一，每一个设备都有一个独立的总线请求信送到总线控制器，控制器也给各设备分别发送一个总线响应信号。 计数器定时查询方式：集中式总线裁决方式之一，设备要求使用总线时通过一条公用请求线发出，总线控制器按计数器的值对各设备进行查询。 总线接口：是总线设备与总线的连接界面。
系统总线接口：是CPU、内存、外围设备之间的连接的逻辑部件。
系统总线接口的基本功能：控制；数据缓存；状态设置；数据转换；整理；程序中断。 串行数据位格式：起始位、数据位、检验位、结束位、空闲位。
指定位：指定一个二进制位在传输线上占用的时间长度，它是由同步脉冲来体现的。 通用异步接收/发送器UART：由接收器、发送器、控制电路、状态寄存器组成。
并行总线接口包括：系统时钟驱动器、电压控制模块、总线主设备、总线从设备、总线请求部件、中断处理部件、总线仲裁器、中断部件。
UART中出错标志：1奇偶错误，表示在接收时收到的每一个字符的1的个数不符合要求。2帧错误，表示接收到的字符格式不符合规定。3溢出错误，表示缓冲寄存器已经满了不能接收新的数据，到达的数据将丢失。
UART工作过程：接收时，由串行输入端来的串行数据先进行移位寄存器，然后并行地输入到缓冲寄存器，从而将并行数据由数据总线传输到CPU；发送时，CPU的数据先送到发送器的缓冲寄存器，然后送到移位寄存器，由串行输出端一位一位地串行输出。在工作时，接收器部分始终监视着串行输入端线，当发现一个起始位时，就开始了一个新字符的接收过程。提高总线速度的措施：从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4 降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。 PCI总线的层次：局部总线、PCI总线、IO总线。
PCI定义了三个物理地址空间：内存地址空间、IO地址空间、配置地址空间。
第7章外围设备
磁盘访问：指从发出读写命令，磁头从某一起始位置移动到新的记录位置，到开始从盘片读出或写入信息所花的时间＝寻道时间+旋转延迟+控制延迟+数据传输时间。