寻道：指将磁头定位到所要求的磁道上所需的时间。
旋转延迟：是找道完成后到磁道上需要访问的信息到达磁头的时间。
平均旋转延迟：是磁盘旋转半周的时间，也称磁盘的寻址时间。数据传输时间取决于读扇区数据时间和传输数据时间，等于两者的最大值。 磁盘数据传输率＝转速/秒＊每道容量
第8章输入输出系统
外设寻址方法：统一编址法、单独编址法。统一编址法：将IO设备中的控制寄存器、数据寄存器、状态寄存器和内存单元联合在一起编排地址。
单独编址法：采用专门的控制信号进行IO操作，内存的地址空间和IO设备的地址空间是分开的，需要使用专门的IO指令。
外设的定时方式：异步应答方式、同步定时方式。 数据传送方式：程序控制方式（程序查询和中断方式）、DMA方式、通道方式。 程序查询方式的操作过程：输入：1CPU把一个地址值放在地址总线上，选择某一输入设备；2CPU 等待输入设备的数据成为有效；3CPU从数据总线输入数据，放在寄存器中。
输出：1CPU把一个地址值放在地址总线上，选择某一输出设备；2CPU把数据放在数据总线上；3输出设备认为数据有效，将数据取走。 中断请求信号：由外设发出的信号。 中断：是一种在发生了一个外部的事件时调用相应的处理程序的过程，这个过程中包括了程序的返回。
中断响应过程：1关中断；2保存现场信息；3识别发出中断的设备，判别中断条件，以确定中断服务程序的入口地址；4执行中断服务程序；5从中断服务程序返回；6开中断，继续执行原程序。
中断向量：由发出中断请求的设备通过输入输出总线主动向CPU发出一个识别代码。 中断裁决机制：轮询、菊花链、独立请求。
单重中断方式：CPU在处理一个中断时禁止其它中断的方式。 多重中断方式：CPU在处理一个中断期间允许被其它中断打断。
多重中断系统中，CPU响应的步骤：1关中断；2保存现场信息；3判别中断条件，确定中断源；4开中断；5执行中断服务程序；6关中断；7恢复现场信息，包括PC的值；8开中断，继续执行原程序。
中断方式的接口控制器功能：能向CPU发出中断请求信号；能实现CPU对中断请求允许或禁止的控制；能使中断请求参加优先级排队；能发出中断向量提供引导CPU在响应中断请求后转入相应服务程序的地址。
内部中断：是由CPU的某种内部因素引起的，称为自陷。 外部中断：是由中断信号引起的中断。
软件中断：由自陷指令引起的中断，用于调用OS服务程序。 中断源分析：是根据不同的中断请求生成不同的中断向量或中断程序入口地址，使中断的处理交由系统中断服务软件进行进一步的处理。
DMA方式：直接依*硬件实现主存与外设之间的数据直接传输，传输过程本身不需CPU程序干预。
DMA传输过程：传输前预处理、数据传输、传送后处理。
DMA预处理：由CPU执行几条IO指令，测试设备状态，向DMA控制器的设备地址寄存器中送入设备号并启动设备，同时向内存地址计数器中送入起始地址，向字节计数器中送入交
换的数据个数。
DMA后处理：传输完成后向CPU发出中断请求，一旦DMA的中断请求得到响应，CPU停止主程序的执行，转去执行中断服务程序，做一些DMA的结束工作，包括校验送入传输的数据、继续用DMA传输或停止DMA工作。 DMA数据传输的基本操作：1从外围设备发出IO请求；2CPU响应请求，DMA控制器从CPU接管总线控制；3由DMA控制器对内存寻址，并执行数据传输操作；DMA控制器向CPU报告操作的结束。
DMA访问裁决方法：CPU等待DMA的操作、DMA乘存储器空闲时访问、CPU与DMA交替访问存储器。
DMA组成：地址计数器、字计数器、数据寄存器、控制逻辑、标志寄存器。 CPU启动DMA的步骤：1测试设备状态；2写存储器地址计数器；3写字数计数器；4启动DMA控制逻辑。通道：是一个具有输入输出处理器控制的IO部件。 选择通道：它与设备之间的传输一直维持到设备请求的传输完成为止，然后为其它外围设备传输数据。
数据宽度是可变的，通道中包含一个保存IO数据传输所需的参数寄存器。 数组多路通道：以数组为单元在若干高速传输操作之间进行交*复用。
字节多路通道：用于连接多个慢速的和中速的设备，这些设备的数据传送以字节为单位。字节交 *模式、猝发模式。
字节多路通道与数组多路通道的区别：首先数组多路通道允许多个设备同时工作，但只允许一个设备进行传输型操作，而其它设备进行控制型操作；字节多路通道不仅允许多个设备操作，而且允许它们同时进行传输型操作。其次，数组多路通道与设备之间的数据传送的基本单位是数据块，通道必须为一个设备传送完一个数据块以后才能为别的设备传送数据，而字节多路通道与设备之间的数据传送基本单位是字节，各设备之间的数据传送是以字节为单位交替进行的。
通道的功能：1接受CPU的IO操作指令，按指令要求控制外围设备；2从内存中读取通道程序，并执行，即向设备控制器发送各种命令；3组织和控制数据在内存与外设之间的传送操作；4读取外设的状态信息，形成整个通道的状态信息，提供给CPU或保存在内存中；5向CPU发出IO操作中断请求，将外围设备的中断请求和通道本身的中断请求按次序报告CPU。DMA控制方式的特点：优点是传输速度快，适合于成批数据传送，只在传送开始和结束时需要CPU 参与，数据传送过程中无须CPU干预，提高了CPU的效率。
附南昌航空大学2008—2009学年计算机组成原理期末试卷两套（A、B卷）以及一些其他院校的复习考试资料，仅供大家临考前抱抱，佛脚灵不灵，靠大家运气啦。
南昌航空大学2008—2009学年第1学期期末考试
课程名称:计算机组成与结构A A 卷
一. 基本题(共50分)
1. 现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影 响？(10分) 答:现代计算机系统划分为五个层次：（1）第一级是微程序设计级，是一个实在的硬件级，由机器硬件直接执行微指令；（2）第二级是一般机器级，也称为机器语言级，它由程序解释机器指令系统；（3）第三级是操作系统级，它由操作系统实现；（4）第四级是汇编语言级，它给程序人员提供一种符号形式语言，以减少程序编写的复杂性，提高程序的可读性；（5）第五级是高级语言级，它是面向用户的，方便用户编写应用程序。
这种分级观点的好处是：对于掌握计算机是如何组成的提供了一种好的结构和体制，便于读者理解；同时用这种观点来设计计算机对保证产生一个良好的系统结构也是很有帮助的。
2. 已知x和y，用变形补码计算x+y，同时指出结果是否溢出。(16分) (1) x=+0.1101 y=+0.1001 (2) x=-0.1100 y=-0.1000
解: (1)[ｘ]补＝00.1101, [ｙ]补＝00.1001 （8分）
[ｘ]补 00.1101 ＋ [ｙ]补 00.1001 01.0110
双符号位为“01”,表示已溢出,即结果大于＋1。
(2) [ｘ]补＝11.0100, [ｙ]补＝11.1000 （8分） [ｘ]补 11.0100 ＋ [ｙ]补 11.1000 10.1100
双符号位为“10”,表示已溢出,即结果小于－1。
3. 比较通道、DMA、中断三种基本I/O方式的异同点。(10分)
答:CPU管理外围设备主要有程序查询方式、查询中断方式、直接内存访问（DMA）访问方式和通道方式。上述三种I/O方式计算机信息交换的主要方式。
（1）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（2）DMA方式：数据传送速度很高，传送速率仅受到内存访问时间的控制。需要更多硬件，适合内存和高速外设之间大批数据交换的场合。
（3）中断方式：一般适用于随机出现的服务，且一旦提出要求应立即执行，节省了CPU的时间开销，但硬件结构稍微复杂一些。
4. 微程序控制器组成原理框图如下，简述各部件的功能及微程序控制器对指令的译 码过程。(14分)
答:（1）微程序控制器主要包括控制存储器、微指令寄存器、地址转移逻辑和位地址寄存器等4大部分。各部件的功能如下：（7分）
控制存储器：用来存放实现全部指令系统的微程序，是一种只读存储器。 微指令寄存器：用来存放由控制存储器读出的一条微指令信息。 地址转移逻辑：用来自动完成修改位地址的任务。 位地址寄存器：用来存放下一条要取出的微指令的微地址。 （2）微程序对指令译码的过程如下：（7分）
根据指令寄存器IR中OP部分，在地址转移逻辑的控制下找到该指令对应的微程序入口地址，将该地址送给微地址寄存器；根据微地址寄存器中的地址经过微地址译码后，在控制存储器的对应单元中取出相应的微指令送给微命令寄存器，微命令寄存器中控制字段产生相应的微命令信号；此时如果没有发生地址转移，微指令寄存器指向下一条微指令。如果有地址转移情况，地址转移逻辑通过判别测试字段P和执行部件的“状态条件”反馈信息，生成新的逻辑地址，并送给微地址寄存器，修改其当前的逻辑地址。
二．计算题(共25分)
1. 设有浮点数ｘ＝2-5×0.0110011，ｙ＝23×(－0.1110010)，阶码用4位补码表示，
尾数(含符号位)用8位补码表示。求[ｘ×ｙ]浮。要求用补码完成尾数乘法运算， 运算结果尾数保留高8位(含符号位)，并用尾数低位字长的值处理舍入操作。 (15分)
[解:]阶码采用双符号位，尾数补码采用单符号位，则有：（3分） [Mｘ]补＝0.0110011， [Mｙ]补＝1.0001110， [Eｘ]补＝11 011，[Eｙ]补＝00 011，
[ｘ]浮＝11 011，0.0110011，[ｙ]浮＝00 011，1.0001110 (1) 求阶码和：（3分）
[Eｘ＋Eｙ]补＝[Eｘ]补＋[Eｙ]补＝11 011＋00 011＝11 110 (2) 尾数乘法运算：（3分）
可采用补码阵列乘法器实现，即有
[Mｘ]补×[Mｙ]补＝[0.0110011]补×[1.0001110]补＝[1.1010010，1001010]补 (3) 规格化处理：（3分）
乘积尾数符号位与最高数值位符号相同，不是规格化的数，需要左规，阶码
变为11 101(-3)，尾数变为： 1.0100101，0010100。 (4) 舍入处理：（3分）
尾数为负数，取尾数高位字长，按舍入规则，舍去低位字长，故尾数为
1.0100101 。最终相乘结果为： [ｘｙ]浮＝11 101，1.0100101
2. 设有一个具有20位地址和32位字长的存储器，问：（共10分） （1）该存储器能存储多少字节的信息？（4分）
（2）如果存储芯片由512K×8位SRAM芯片组成，需要多少片？（4分） （3）需要多少位的地址作芯片选择？（2分） 解：（1）存储器的容量：（4分） （220×32）/8 = 4MB
（2）需要芯片的数量：
（1024K×32）/（512K×8）= 2×4 = 8片
（3）由于片选信号每次选中4片，8片需要两个片选信号，故需要1位地址用
作芯片选择。（2分）
三．分析与设计题(共25分)
1. 设计题。（10分）
设某机器字长为32位，CPU有16个32位通用寄存器，设计一个能容纳64种操 作的指令系统。如果采用通用寄存器作为基址寄存器，则RS型指令的最大寻找 空间是多大？
解： (1) 指令格式：（5分）
16个通用寄存器占4位，64种操作占6位，剩下22位用于存储器地址，
则指令格式如下：
（2）采用R位基址寄存器寻址，地址 =（R）+ D。 （5分）
当基址最大，D也取最大值时寻址能力最大，而寄存器是32位的，故最
大地址空间是： 232+222=4GB+4MB
2. 分析题。（15分）
超标量流水线结构模型如下图所示，分取指（F）段、译码（D）段、执行段（E）和写回（W）段等4段。F，D，W只需一个时钟周期完成。E段有多个功能部件，其中取/存部件完成数据cache的访问，只需一个时钟周期；加法器需2各时钟周期；触发器需要3个时钟周期，它们都已实现流水化。F和D段要求成对输入，E段有内部数据定向传送，结果生成即可使用。现有如下6条指令序列：
I1 LDA R1，B ；M(B)→ R1, M(B)是存储器单元