实验二：组合逻辑电路(MSI和设计)
一、 实验目的：
1、 了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器
74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；
2、 掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功
能；
3、 掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功
能。
二、 知识点提示：
1、组合逻辑电路的设计方法
(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；
(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图；
(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。 2、中规模集成器件电路特点
中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。 具体设计方法见教材。
三、 实验原理：
1、MSI中规模集成电路的管脚图和功能表，及使用说明。
①译码器(74HC138)
一个n变量的译码器的输出包含了n变量的所有最小项。例如，3线／8线译码器 (74HCl38)8个输出包含了3个变量的全部最小项的译码。 用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。
74LSl38是3-8线译码器，其外引脚排列如图2-1所示。74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。
注：74HCl38的功能表见教材P176。
图2-1 74HC138引脚排列图
1
②优先编码器(74HC148)
74HC148是8-3线优先编码器，其外引线排列如图2-2所示。I0，I1，…，I7为8个信号输入，低电平有效。Y2、Y1、Y0为3位代码输出(反码输出)。S为选通输入端，当S=0时允许编码：当S=1时输出Y2、Y1、Y0和YEX、YS被封锁，编码被禁止。YS是选通输出端，级联应用时，高位片的YS端与低位片的S端相连接，可以扩展优先编码功能。YEX为优先扩展输出端，级联应用时可作为输出位的扩展端。74LSl48功能表见教材P170。
图2-2 74HC148集成电路管脚图
③数据选择器(74HC151)
一个n个地址端的数据选择器，具有对2n个数据选择的功能。例如，数据选择器
(74HC151)，n=3，可完成八选一的功能。A2、A1、A0为3个地址输入端，S为芯片使能端。
图2-3 74HC151集成电路引脚排列图 ④四位超前进位全加器（(74HC283)
图2-4 74HC283集成电路引脚排列图
⑤七段显示译码驱动器(74HC47)
74HC47是驱动共阳极数码管的译码驱动器。其外引线排列如图2-5所示。为了直接驱动指示灯，74LS47的输出是低电平作用的，即输出为0时，对应字段点亮：输出为1时，对应字段熄灭。A、B、C，D接收二进制码输入，Qa、Qb、Qc、Qd、Qe、Qf、Qg的输出分别驱动七段译码器的a、b、c、d、e、f和g段。译码器有4个使能端，灯测试输入LT、静态灭灯输入BI，动态灭零输入RBI、动态灭零输出RBO。
当LT接低电平时，译码器各段输出低电平，数码管7段全亮，因此可利用此端输入低电平对数码管进行测试。
RBI是动态灭零输入使能端，当BI=1，LT=1，RBI=0时，如果输入数码DCBA=0000，
2
译码器各段输出均为高电平，数码管不显示数字(但输入其他数码，数码管仍显示)，并且灭零输出RBO为0。利用RBI端，可对无意义的零进行消隐。
BI是静态灭灯输入使能端，它与灭零输出RBO共用一个输出端，当BI=0，不论DCBA为何状态，译码器各段输出均为高电平，显示器各段均不亮，利用刚可对数码管进行熄灭或工作控制。
RBO是动态灭零输出端，当RBI=0、LT=0、DCBA=0000时，且RBO=0(BI／RBO为输出端)表示译码器处于灭零状态。RBO端的设置主要用于多个译码器级联时，对无意义的零消隐。
图2-5 74HC47集成电路引脚排列图
四、 实验内容和实验步骤：
㈠ 实物实验内容：
1、某工厂有三个车间A、B、C,有一个自备电站，站内有二台发电机M和N，N的发电能力是M的两倍，如果一个车间开工，启动M就可以满足要求；如果两个车间开工，启动N就可以满足要求；如果三个车间同时开工，同时启动M、N才能满足要求。试用异或门(74HC86)和与非门(74HC00)设计一个控制电路，因车间的开工情况来控制M和N的启动。
逻辑设计如下：
根据题意要求，设A、B、C为输入变量，分别表示A、B、C三个车间开工情况， 变量为1表示开工，为0则表示不开工；设M、N为输出变量，分别表示发电机的启动情况，为1表示启动，为O表示不启动。完成表2-1的真值表。
表2-1
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 M N 2、用门电路设计一个一位二进制数值比较器，并测试其功能。 要求：具有A、B两个输入端，3个输出端F（A>B）、F(A 3、用译码器74LS138和多路数据选择器74LS151设计一个信息的“并行—串行—并行”传送电路。原理图如图2-6所示。 3 图2-6 信息的“并行—串行—并行”传送电路图 （实验提示：在输入端任意选择一个作为输入，使用1Hz方波脉冲信号作为信号输入；地址码使用拨码开关实现；即如果信号从D3输入，则经过串行传输后，从Y3输出。在相应的输出端可以用示波器来显示输出信号。） 4、设计一个4裁判表决电路，其中A裁判为主裁判。B、C、D为副裁判，表决规则为：（1)少数服从多数；（2）当同意和反对人数相同的时候，服从主裁判。 电路设计规则为：同意用逻辑“1”；反对用逻辑“0”表示。电路输出F等于“0”表示表决不通过，等于“1”表示表决通过。用数据选择器74HC151和相应门电路实现F函数功能。 5、利用4位集成全加器74LS283设计一个BCD码加法器。结构示意图见图2-7所示。 图2-7 BCD码加法器原理框图 6、译码、显示电路的设计（74LS47、共阳极数码显示管）。 译码、显示原理电路框图如图2-8所示。A3、A2、A1、A0接逻辑开关，作为十进制数据输入，用数码管显示其数字。 图2-8译码、显示原理电路框图 4 ㈡虚拟仿真实验内容： ① 8-3优先编码器74LS148逻辑功能仿真 从元器件箱中调入所需元件，如图2-9所示绘制电路。图中门电路选用74LS148D。按74LS148功能表所列逻辑状态将输入接入高电平和低电平，验证74LS148的功能。 图2-9 74LS148逻辑功能的测试 ②数据选择器的应用－产生逻辑函数 试用74LSl51产生逻辑函数F?A?BC?AB?C?ABC??A。要求自己设计仿真测试逻辑电路(可以使用非门集成块提供反变量)，A、B、C接切换开关，进行逻辑仿真，按测试结果填写真值表。再检验逻辑函数的功能是否正确实现。 分析提示： 首先将逻辑函数F?A?BC?AB?C?ABC??A变换成最小项表达式：F?CBA??CB?A?C?BA?CBA?C?B?A 将上式改写为 L?m6D6?m7D7?m5D5?m3D3?m1D1 实现该函数运算的参考电路如图2-10所示。 图2-10 产生逻辑电路参考电路 5