本科毕业设计说明书（论文）
表3.3语言变量U赋值表
E
语言
-6
-5
-4
-3
-2
-1
0 隶属度
NB NM NS 0 PS PM PB
1 0.2
0.8 0.7
0.4 1 0.4
0.1 0.7 0.8
0.2 1
0.4 0.5
1
0.5 0.4
1 0.2
0.8 0.7 0.1
+1
+2
+3
第 16 页 共 57 页
+4 +5 +6
0.4 1 0.4
0.1 0.7 0.8
0.2 0.1
而模糊控制的规则基是模糊控制的一个重要组成部分。有专家知识和操作经验总结得到的模糊控制规则如表3.4所示。
表3.4模糊控制规则基
E
CE
PB
PM
PS
0 U
NB NM NS 0 PS PM PB
NB NB NB NB NB 0 0
NB NB NM NM NS 0 0
NB NM NS NS 0 0 0
NM NS 0 0 0 PS PM
0 0 0 PS PS PM PB
0 0 PS PM PM PB PB
0 0 PB PB PB PB PB
NS
NM
NB
这样，就可以进行模糊推理，从而由每次采样所得的误差以及误差变化，计算出所需要的控制量U
本科毕业设计说明书（论文）
3.1.3 模糊判决
第 17 页 共 57 页
模糊判决也就是解模糊化，方法有很多种，如最大隶属度法、中位数法、加权平均 法等。其中，加权平均法也叫重心法，是最常用也是最合理的一种方法，本设计中即采用这种解模糊化方法。其表达式如式(3.1)所示。
U???i?1Mi?1MUi(U)Ui 式（3.1）
(U)??Ui然后，将得到的U乘以比例因子就得到控制器的实际输出，即u?U*Ku其中Ku为比例因子。
3.2 模糊PID控制器的设计
常规PID控制是过程控制中应用最广泛的一种基本控制规律，具有原理简单、实用 方便、稳定性和鲁棒性好的特点。然而，常规PID控制也面临着难以控制强非线性、时变和机理复杂的过程和参数在线整定困难等问题。另一方面，模糊控制器虽然能对复杂的和难以建模的过程进行简单而有效的控制，但是简单模糊控制器由于不具有积分节，因而很难消除稳态误差，尤其在变量分级不够多的情况下，常常在平衡点附近产生小幅度振荡。如果将这两种控制器结合起来，则能够构成兼有两者优势的新的控制器，即模糊PID控制器。我们从基本的PD型模糊控制器出发，来完成模糊PID控制器的设计过程。
在采用时刻k，离散型PID控制器的输出可以表述如下：
?TuPID?k??kc?e?k??Ti??e?i??i?0k?Tdek?ek?1????????T??
式(3.2)
uPID?k?为PID控制器在k时刻的输出，e?k??ysp?y?k?为k时刻的误差，ysp式中，
为设定值，yk为对象的输出，Kc为PID控制器的比例增益，Ti为积分时间常数，Td为微分时间常数，T为采样时间。式（3.3）中PID控制器的输出可以分为下面的两项：
uPID?k??uPD?k??uPI?k? 式（3.3）
其中
本科毕业设计说明书（论文）
uPD?k??K*e?k??Kc第 18 页 共 57 页
Td?e?k??e?k?1??? 式（3.4） T?
?T?uPI?k????Kce?i??Kc*?ei?ei?1???????? 式（3.5） Ti?0?d?k*??KcTd 式（3.6）令 Kc
式中?为待定系数。所以式（3.6）可以变换为：
uPI?k???T?uPD?i? 式（3.7）
i?0k将式（3.7）带入式（3.3）得：
uPID?k??uPD?k???T?uPD?i? 式（3.8）
i?0k当PID控制器为PD控制是，应该有?=0。
基于式（3.3），同样可以把PI型和PD型模糊控制器的输出进行叠加，从而构造成如下的PID型模糊控制器：
uFPID?K??uFPD?k??uFPI?k? 式（3.9）
式中，uFPID?K?、uFPD?k?、uFPI?k?分别为PID型、PD型和PI型模糊控制器的输出。 参考式（3.5），可以将uFPI?k?近一步简化为：
uFPI?k???T?uFPD?i? 式（3.10）
i?0k式中?为可调参数.将式(3.10)带入式(3.9)中得:
uFPID(k)?uFPD(k)??T?uFPD(i) 式(3.11)
i?0k其具体机构如图3.4所示。图中e?k?为误差，r?k?为误差变化率，ke、kce分别为
e?k?、r?k?的量化因子，ku为PD型模糊控制器的比例因子，E?k?和R?k?是量化以后得
到的值，同时也是模糊控制器的输入。
本科毕业设计说明书（论文）
图3.4 PID型模糊控制器
S + — _ 第 19 页 共 57 页
e(k) keE(k) 模糊 推理 机 ?T ku 1 ?11?z+ uFPID(k) 对 象 y(k) z ?1+ ce(k) kce uFPD(k) + CE(k) 从图3.4中可以看出，应先设计出常规的PD型模糊控制器，在按照式（3.11）所示，构造出PID型模糊控制器。
本论文中，采样周期T=2?10?4S，电机参数如下：
额定功率Pe=10KW，额定电压Ue=380V，额定转速ne=1452r/min，定子电感Ls=0.3573H,转子电感Ls=0.3573H,互感Lm=0.325H，定子绕组电阻Rs=3.0?，转子电阻Rr=2.65?，极对数P=2，转动惯量J=0.01416N?m。
本科毕业设计说明书（论文）
4 DSP硬件系统
4.1 TMS320F240简介
第 20 页 共 57 页
TMS320F240系列是美国TI公司于1997年推出的，专为数字电机控制和其他控制应用系统而设计的16位定点数字处理器。它将数字信号处理的高速运算功能与面向电机的强大控制力结合在一起，从而成为传统的多微处理器单元和多片设计系统的理想代替品。F240片内为设包括双10位A/D转换器，带有锁相环PLL时钟模块，带中断的看门狗定时模块，串行通信借口SCI及串行外设接口SPI，另外，还集成了一个事件管理模块EVM。因此，TMS320F240不仅具有高速数据处理能力，还具有控制和事件管理能力，可完成人机界面，与上位机串行通信等功能。
4.2 外设系统
4.2.1 串行外设接口(SPI)模块
串行外设接口是一个高速同步串行输入/输出(I/O)端口，它允许一个具有可编程长 度(1到8位)的串行位流，以可编程的位传送速率从设备移入或移出。它通常用于DSP控制器和外设或其他控制器间的通讯。典型应用包括外部UO或通过移位寄存器、显示驱动器和模数转换器(ADC)等设备进行外设扩展。 4.2.2 锁相环(PLL) 时钟模块
锁相环时钟模块与外设总线相连，并提供整个器件的全部时钟，共有以下四种: a) CPUCLK一一用于CPU，所有存储器及直接与CPU总线相连的任何外围设备。所有其他时钟都是由这个时钟的分频得到的。
b)SYSCLK一一该时钟频率是CPUCLK的一半或四分之一，它向TI外围设备上所有的 设备提供时钟。
c) ACLK一一该时钟提供给模拟模块。
d) WDCLK一一用于看门狗定时器/实时中断模块。
4.3 电流检测电路的设计
检测电路的目的就是为了将要检测的各种信号，经过转换，变成DSP可以识别 的数字信号。检测电路分为两块:
a) 电流检测;