实验八 时序逻辑电路的设计与应用
一、实验目的
1．学习触发器逻辑功能的测试。 2．掌握时序电路的设计方法。
3．了解集成计数器和寄存器的功能及应用。 4．了解译码器和显示器的功能。
二、仪器设备
1．THD —4数字电路实验箱 1 台 2．TFG6040 DDS函数信号发生器 1台 3．RIGOL数字示波器 1台
三、实验原理简述
1．D触发器
实验采用的D触发器为74LS74型双D触发器，它是在CP时钟脉冲的上升沿翻转。其管脚如图8-1（a）所示。
2．集成计数器74LS161
1413UCC2RD121110982D2CP2SD2Q2Q16 15 14 13 12 11 10 9 16 15 14 13 12 11 10 9 UCC Q0 Q1 Q2 Q3 CP S1 S0 UCC C QA QB QC QD ET LD 74LS741RD74LS161 74LS194 1D1CP1SD1Q1QGNDRDCP D0 D1 D2 D3 EP GND 6 7 8 RD DIR D0 D1 1 2 3 4 D2 D3 DIL GND 12345671 2 3 4 5 5 6 7 8 图8-1（a）图8-1（b）图8-1（c）74LS161是4位二进制同步计数器，也称为十六进制计数器。它具有同步预置数、异步清零和保持等功能，其管脚图及功能表分别如图8-1（b）和表8-2所示。其中：LD为同步置数端；D0~D3为数据输入端；C为进位输出端；RD为异步清零（复位）端；EP和ET为工作状态控制端（使能端）；QA~QD为数据输出端；CP为计数脉冲。利用RD和LD的功能，可用清零法和置数法实现小于十六进制的任意进制计数器。
- 25 -
表8-2 74LS161的功能表
CP RD LD EP ET × × × × 0 × 1 1 工作状态 置零 预置数 保持 × 0 × ↑ 1 0
× 1 1
× 1 1 0 保持(但C=0) 1 计数 ↑ 1 1 3．集成寄存器74LS194
74LS194是一个4位双向移位寄存器，其中所存的代码能够在移位脉冲的作用下依次左移或右移。根据移位寄存器存取信息的方式不同，通常寄存器可分为：串入串出、串入并出、并入串出、并入并出四种类型。
74LS194的管脚图及功能表分别如图8-1（c）和表8-3所示。其中 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；DIR 为右移串行输入端，DIL 为左移串行输入端；S1、S0 为操作模式控制端；RD为异步清零端；CP为计数脉冲输入端。
74LS194共有5种不同操作模式，即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3
→Q0），保持及清零，分别由S1、S0和RD控制实现。
表8－3 74LS194的功能表
输 入 功能 CP RD 0 1 1 1 1 1 S1 × 1 0 1 0 × S0 × 1 1 0 0 × DIR DIL × × × × DO × a × D1 × b × × × × D2 × c × × × × D3 × d Q0 0 a 输 出 Q1 0 b Q2 0 c Q1 Q3 Q2 Q2 Q3 0 d Q2 DIL Q3 Q3 清除 × 送数 ↑ 右移 ↑ 左移 ↑ 保持 ↑ 保持 ↓ DIR × × DIR Q0 × × × Q1 Q0 Q0 Q2 Q1 Q1 × DIL × × × × × × × 四、预习要求
1．复习74LS74、74LS161和74LS194芯片的管脚和功能。 2．根据实验要求设计电路。
3．熟悉THD—4数字电路实验箱的使用，设计好实验步骤。
- 26 -
五、内容和步骤
1．测试触发器74LS74的逻辑功能
将D，RD，SD端分别接逻辑电平输出，CP接单次脉冲源，Q端接逻辑电平显示，按下表要求，在RD或SD作用期间改变D和CP的状态，测试RD端的异步复位作用和SD端的异步置位作用。
1413121110 D 98UCC2RD2D2CP2SD2Q2Q Qn?1 CP RD 0 1 1 1 SD 1 0 1 1 Qn?0 Qn?1 × × ↑ ↓
× 74LS74× 1RD1D1CP1SD1Q1QGND1234567 0 1
↑ ↓ 改变D的状态，测试触发器Qn+1的状态，并记录表中。（说明：可以使用RD和SD端的异步复位或置位功能，对触发器原始状态Qn进行设置）。
2．用74LS74双D触发器，设计一个异步八进制加法计数器。 根据要求设计出逻辑电路，在实验箱上连接电路并验证结果。 注意：
（1）时钟脉冲CP接实验箱的单次脉冲源，输出接逻辑电平显示插孔。为使输出状态稳定，SD和RD应接高电平端。
（2）输出状态显示正确后，将三个输出端接译码器的C、B、A（译码器的D端接低电平）端，加脉冲信号后，观察数码管显示的数字范围。
3．利用74LS161集成芯片实现十进制计数器
选择清零法或置数法，用74LS161十六进制计数器实现十进制计数器。画出设计电路，并连线测试结果。输出结果显示正确后，将QA、QB、QC、QD对应接至译码显示器的输入端A、 B、C、D，在CP端加入计数脉冲，观察记录数码管显示的数字。
4．74LS194集成双向移位寄存器的应用
用两片74LS194集成双向移位寄存器芯片，设计一个能够控制八个LED灯，在移位脉冲的作用下，从左至右依次变亮,再从左至右依次熄灭的电路。画出设计电路，在实验箱上搭接逻辑电路并验
- 27 -
证设计结果。 选做内容：
综合性实验——四人抢答电路的实现
利用D触发器设计四人抢答电路，画出电路原理图，并在实验箱上搭接逻辑电路验证设计结果。
六、实验报告要求
画出逻辑电路，总结各芯片的功能。
- 28 -
实验九 555定时器及其应用
一、实验目的
1．熟悉555定时器的电路结构、工作原理及其特点。
2．掌握555定时器的基本应用。
二、仪器设备
1．THD —4数字电路实验箱 1 台
2．TFG6040 DDS函数信号发生器 1台 3．RIGOL数字示波器 1台
三、实验原理及参考电路
555定时器是一种数字和模拟混合的集成电路，其内部结构和管脚见图9-1。
UCC8UCOuI1(TH)uI2( TR' )5K565K2UR25KuOD(DISC)GND71TD+C2G2uC2G3QG431 2 3 4uI2uOUR1+C1uC1Q’G18 7 6 5uOUCCuODu1UCO4RD??RD 图9-1 555定时器内部结构及管脚
1．555定时器的工作原理
555定时器含有两个电压比较器，一个SR锁存器，一个放电管TD比较器的参考电压由三只 5kΩ
。的电阻器构成的分压器提供。它们分别使高电平比较器C1 的同相输入端和低电平比较器C2的反相
21输入端的参考电平为UCC和UCC。C1与C2的输出端控制SR锁存器状态和放电管状态。其功能
33表见表9-1。
RD是复位端（4脚），当RD=0时，555输出低电平。平时RD 端开路或接UCC 。
2UCO是控制电压端（5脚），平时输出UCC作为比较器C1 的参考电平，当5脚外接一个输入
3电压，即改变了比较器的参考电平，从而实现对输出的另一种控制。在不接外加电压时，通常接一
- 29 -