什么是随机存取方式？哪些存储器采用随机存取方式？ 答：随机存取方式是指CPU在运行中可以随机地、个别地读写存储器的任意一个存储单元。 静态存储器SRAM和动态存储器DRAM这两类存储器就采用随机存取方式。静态存储器SRAM的存取速度高，但集成度低；而动态存储器DRAM的结构简单，因此比静态存储器的集成度要高，但存取速度比静态存储器要低。
什么是数据传送控制中的异步通信方式？ 答：交换数据的过程中，通结设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。 数据传送时双方使用各自的时钟信号的通信方式称为异步通信方式。异步通信的双方采用\应答方式\（又称握手方式)解决数据传输过程中的时间配合关系，而不是使用同一个时钟信号进行同步。为此，CPU必须再提供一个时钟信号，通知接收设备接受已发送过去的数据。接收设备还将用这一时钟信号作为自己接收数据时的选通信号。
什么是数据传送控制中的同步通信方式？ 答：交换数据的过程中，通信设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。 数据在总线上传送时双方使同一个时钟信号进行同步的通信方式称为同步通信方式。这个共用的时钟信号通常由CPU的总线控制逻辑提供，这里称它为总线时钟。一个或几个总钱时钟周期构成一个总线周期，每个周期完成一次数据传输，总线周期的长短，还需要与被读写部件的存取时间相配合。由于通信双方使用同一时钟信号，完成对地址、控制和数据信号 的送出与接收，所以有比较高的数据传输率。
什么是总线仲裁？ 答：数据传输总要在计算机的两个部件之间进行，必须由总线主设备首先启动这次传输过程，即申请总线使用权并发出命令控制总线运行，而总线从设备则只能响应由主设备发出的命令并执行读写操作。当有多个总线主设备同时发出总线使用权的请求时，为了确保在任何时刻只有一个总线主设备使用总线传输数据，需要决定由其中某个设备获得总线使用权，这就是进行总线仲裁。与中断请求相似，这些主设备使用总线的优先级高低是不同的，总线仲裁器一定是把总线使用权分配给优先级高的主设备使用。
什么是虚拟存储器？它能解决什么问题？为什么？ 答：虚拟存储器是由硬盘中开辟的容量很大的一片存储空间组成，其主要功能是通过硬件和软件方法使该存储空间作为主存空间使用。当内存占用完时，计算机就会自动调用虚拟存储器来充当主存使用。 虚拟存储器主要用于解决主存容量小、运行成本高的问题，使系统具有存储海量数据的存储容量和接近主存速度，且造价和运行成本低。
什么是指令周期、机器周期和时钟周期？三者有何关系？ 答：指令周期通常是指计算机执行一条指令所用的时间。时钟周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期，时钟周期是机器主频的倒数也成为节拍，它是控制计算机操作的的最小单位。 一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期，每个指令周期的耳机去周期数可以不等，每个机器周期内的时钟周期数雨夜可以不等。
同步通信与异步通信的主要区别是什么？说明通信双方如何联络。 答：同步通信与异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序、统一的传输周期进行信息传输，通信双方按事先约好的时序联络。 后者没有公共时钟，没有固定的传输周期，采用应答方式通信。 1．名称解释：存取周期，存储容量。 答：存取周期是存储器进行两次连续、独立的操作(读或写)之间的最小间隔时间。 存储容量是存储器存放二进制代码的重数量，通常用存储器所能记忆的全部字数和字长的乘积来表示。
什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。 答：串行接口是以串行方式传送的接口。串行接口只需一对信号线传输数据。传送时按顺序传送表示一个数码的所有二进制位的脉冲信号，每次一位。串行传送传输线少、成本低，但速度较慢。串行接口主要适用于传输速度不高、传输距离较远的双向通信的场合。 并行接口是以并行方式传送的接口。传送时每个数据位都需要单独一条传输线，使多位信息在不同线上同时传送。并行接口需要多对信号线传输数据，因此传送传输线多、成本高，但传输速度块。并行接口
主要适用于传输速度高、传输距离短的双向通信的场合。
Cache有哪3种基本映像方式？直接映像方式的主要优缺点是什么？ 答：Cache存储器通常使用3种映像方式，它们是全相联映像方式、直接映像方式、组相联映像方式。 直接映像是简单的地址映像，地址变换速度较慢，且遇到冲突替换时，只要将所在的块替换出来，不需要替换算法，硬件实现更简单，但它的命中率略低。
CPU在每次执行中断服务程序前后应做哪些工作？ 答：CPU在每次执行中断服务程序前后要完成以下工作： CPU在执行中断服务程序之前要完成：(1)关中断，保证以后一小段时间内CPU不能响应新的中断请求。(2)通过堆栈保护断点信息和现场信息。(3)判别中断源，转中断服务入口程序。(4)开中断，可响应更高级别的中断响应。
CPU在每次执行中断服务程序前后应做哪些工作？ 答：CPU在每次执行中断服务程序前完成：关中断；保存断点和被停下来的程序的现场信息；判别中断源，转中断服务程序的入口地址；执行开中断指令。CPU在每次执行中断服务程序后完成：关中断，准备返回主程序；恢复现场信息，恢复断点；执行开中断；返回主程序。
按照操作数的的个数不同，把指令分成哪几种？ 答：按照操作数的的个数不同，把指令分为下面四种： (1)无操作数指令；(2)单操作数指令；(3)双操作数指令；(4)多操作数指令。
按照操作数的个数不同，把指令分成哪几种？ 答：按照操作数的个数不同，指令分为下面四种： (1) 无操作数指令；(2)单操作数指令；(3)双操作数指令,(4)多操作数指令。
试说明在下列情况下能访问的最大主存储区域为多少机器字？ ⑴ D为直接操作数； ⑵ D为直接主存地址； ⑶ D为变址的形式地址，假定变址寄存器为R1（字长为16位）； 答：⑴ 不对主存储访问。 ⑵ D为直接主存地址，故最大主存储区域为D所能表示的范围。 最大区域=215-8B=128B=64机器字 ⑶ 最大访问量=寄存器访问量+D的访问量=216B+128B=655488B=327744机器字
从功能区分，总线由哪3个部分(3种类型)组成，各自对计算机系统性能有什么影响。 答：计算机的总线从它们承担的功能可以分为数据总线、地址总线和控制总线3种类型，数据总线的位数和它的工作频率的乘积正比于数据传送的最高吞吐量，地址总线的位数决定了可以直接访问的内存空间范围。
多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质的主要特性是什么？ 答：多级结构的存储器是由高速缓存、主存储器和虚拟存储器组成的。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，而虚拟存储器则使用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。
多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质的主要特性是什么？ 答：多级结构的存储器是由高速缓存、主存储器和虚拟存储器组成的。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，而虚拟存储器则使用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。
多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质？ 答：多级结构的存储器是由高速缓存、主存储器和辅助存储器（或虚拟存储器）组成的。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，而辅助存储器（或虚拟存储器）通常则使用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。
高速缓冲存储器在计算机系统中的主要作用是什么？用什么类型的存储器芯片实现，为什么？ 答：高速缓冲存储器是一个相对主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾。它的实现原理是：把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。
或称为总线通信控制，通常又称为同步问题。常用的数据传送控制有同步通信和异步通信两种方式。 计算机的存储器系统设计是如何实现“容量大”、“速度快”和“成本低”的要求的? 答：将存储器系统设计成由高速缓冲存储器、主存储器和辅助存储器组成的多级结构。其中高速缓冲存储器的存取速度与CPU速度处于同一个数量级，但其具有价格高、功耗大、集成度低的特点，所以不适合用作大容量的存储器；主存储器的存取速度略低，价格略高，具有集成度高、功耗低的特点，用来存储经常使用的数据或程序；辅助存储器是存取速度相对较慢但存储容量较大的存储器，用来存储不太常用的大部分程序和数据。
计算机指令中要用到的操作数一般可以来自哪些部件？ 答：(1)CPU内部的通用寄存器。此时应在指令字中给出用到的寄存器编号（寄存器名），通用寄存器的数量一般为几个、十几个，故在指令字中须为其分配2、3、4、5或更多一点的位数来表示一个寄存器。 (2)外围设备（接口）中的一个寄存器。通常用设备编号、或设备人出端口地址、或设备映像地址（与内存储器地址统一编址的一个设备地址编号）来表示。 (3)内存储器的一个存储单元。此时应在指令字中给出该存储单元的地址。
计算机指令中要用到的操作数一般可以来自哪些部件？ 答：(1) CPU内部的通用寄存器。此时应在指令字中给出用到的寄存器编号(寄存器名)，通用寄存器的数量一般为几个、十几个，故在指令字中须为其分配2、3、4、5或更多一点的位数来表示一个寄存器。 (2) 外围设备(接口)中的一个寄存器。通常用设备编号、或设备入出端口地址、或设备映像地址(与内存地址统一编址的一个设备地址编号)来表示。 (3) 内存储器的一个存储单元。此时应在指令字中给出该存储单元的地址。
简单说明一个指令周期中读取指令、指令译码、ALU执行、读写内存或接口、数据写回5个执行步骤的含义。 答：(1)“读取指令”是每一条指令都必须执行的，所完成的功能对所有指令都相同； (2)“指令译码”完成的功能对多数的指令是类似的，例如判断指令类型、读寄存器组等； (3)“ALU执行”所完成的是数据或地址计算功能，对不同指令会有所区别； (4)“读写内存或接口”只被用于读写内存或者读写接口的指令； (5)“数据写回”将ALU的计算结果（或从内存、接口读来的数据）写入寄存器组。
简述浮点运算器的作用，它由哪几部分组成？ 答：浮点运算器是主要用于对计算机内的浮点数进行运算的部件。浮点数通常由阶码和尾数两部分组成，阶码是整数形式的，尾数是定点小数形式的。这两部分执行的操作不尽相同，因此，浮点运算器总是由处理阶码和处理尾数的这样两部分逻辑电路组成。
简述徽程序控制器的基本工作原理。 答：微程序控制路是用多条微指令\解释执行\每一条指令的功能，硬件组成中的核心线路 是一个被称为控制存储器的部件(用ROM芯片实现) ，用于保存由微指令(指令一个执行步骤用到的控制信号的集合)组成的徽程序。在程序执行过程中，将按照指令及其执行步骤，依次 从控制存储器中读出一条微指令，用敬指令中的微命令字段控制各执行部件的运行功能，并用 下地址字段形成下一条微指令的地址，使得微程序可以连续运行。
简述计算机运算器部件的主要功能? 答：运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完成对数据的算术和逻辑运算，由其内部的ALU承担。运算器的第二项功能是暂存将参加运算的数据和中间结果，由其内部的一组寄存器承担。另外，运算器通常还作为处理机内部传送数据的重要通路。
简述控制器在整机中的起到的作用和它的基本功能。 答：控制器部件是计算机的五大功能部件之一，其作用是向整机中包括控制器在内的每个部件提供协同运行所需要的控制信号。 计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。所以，控制器的基本功能是，依据当前正在执行的指令和它当前所处的执行步骤，形成并提供在这一时刻整机各部件要用到的控制信号，并且决定下一步将进入哪个执行步骤。
简述微程序控制器的基本工作原理。 答：微程序控制器是用多条微指令\解释执行\每一条指令的功能，硬件组成中的核心线路是一个被称为控制存储器的部件(用ROM芯片实珑)，用于保存由微指令(指令一个执行步骤用到的控制信号的集合〉组成的微程序。在程序执行过程中，将按照指令及其执行步骤，依次从控制存储器中读出一条微指令，用微指令中的微命令字段控制各执衍部件的运行功能，并用下地址字段形成下一条微指令的地址，使得微程序可以连续运行。
简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。 答：串行传送方式是n位字长的数据通过一条通信信号线一位一位地传送； 并行传送方式是字长n位的数据由n条信号同时传送，数据传输的速度当然快多了； 复用传送方式也就是将数据分时分组传送的方式，它由同步信号控制，在一组通信线上采用分时的办法，轮流地并行传送不同组信号。这种方式减少了信号线的数目，提高了总线的利用率，同时也降低了成本，但影响了整体的传输速度； 数据包传送方式是将被传送的信息组成一个固定的数据结构，通常包含数据、地址和时钟等信息，这样减少了通信中同步操作的时间。
解释术语：数据传送控制。 答：交换数据的过程中，通信设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。常用的数据传送控制有同步通信和异步通信两种方式。
静态存储器和动态存储器器件的特性有那些主要区别？各自主要应用在什么地方？ 答：由于动态存储器集成度高，生产成本低，被广泛地用于实现要求更大容量的主存储器。静态存储器读写速度快，生产成本高，通常多用其实现容量可以较小的高速缓冲存储器。
举例说明计算机中的寄存器寻址，寄存器间接寻址，从形式地址得到操作数的寻址处理过程。答：(1) 寄存器寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数。 (2) 寄存器间接寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数的地址，再读一次内存得到操作数。
举例说明运算器中的ALU通常可以提供的至少5种运算功能，运算器中使用多累加器的好处是什么？ 答：ALU通常应提供加、减、与、或、异或等多种算术及逻辑运算功能；运算器中使用多累加器有利于减少运算器执行运算过程中访问内存储器的次数，即可以把一些中间结果暂存在累加器中，有利于提高计算机的运行效率。
开中断，关中断的含义是什么？它们的作用是什么？ 答：通常是在CPU内部设置一个“中断允许”触发器，只有该触发器被置为“1”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则禁止CPU响应中断请求。为此，在指令系统中，为操作“中断允许”触发器，应设置“开中断”指令(置“1”中断允许触发器)和“关中断”指令(清“0”中断允许触发器)。
名词解释：存取周期、存取容量 答：存取周期是存储器进行两次连续、独立的操作（读或写）之间的最小间隔时间。 存取容量是存储器存放二进制代码的总数量，通常用存储器所能记忆的全部字数和字长的乘积来表示。
确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？ 答：主要从以下四个方面进行考虑： (1) 指令系统的完备性，常用指令齐全，编程方便； (2) 指令系统的高效性，程序占内存空间少，运行速度快； (3) 指令系统的规整性，指令和数据使用规则统一简单，易学易记； (4) 指令系统的兼容性，同一系列的低档计算机的程序能在新的高档机上直接运行。
什么是串行接口和并行接口？简述它们的数据传输方式和适用场合。 答：串行接口只需要一对信号线来传输数据，主要用于传输速度不高、传输距离较长的场合。并行接口传输按字或字节处理数据，传输速率较低，实用于传输速度较高的设备，如打印机等。
什么是定点数？什么是浮点数?答：小数点位置固定不变的数为定点数，它可分为定点整数和定点小数。定点整数的小数点固定在最低位的右侧，定点小数的小数点则固定在符号位之后。浮点数用阶码和尾数表示数据，阶码不同则小数点的位置不同。
什么是高速缓冲存储器？在计算机系统中它是如何发挥作用的？ 答：高速缓冲存储器是一个相对主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾，它的实现原理是：把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。
什么是计算机系统的层次结构？答：通常，把一个计算机硬、软件系统的完整内容划分为6个层次。分层能够更精准地理解、说明每一个层次的功能和运行机制，表明各层次之间相互依存、彼此支持的关系。下一层是实现上一层的基础，上一层是对下一层的功能扩展。① 数字电路与逻辑设计是实现计算机硬件的基础，处于最底层；② 由5个部件组成的计算机硬件系统构成微体系结构层，接在数字逻辑层上面；③ 硬件系统实现了全部指令系统的运行功能，提供了设计软件的能力，处在硬件系统的顶层和软件系统的底层；④ 最底层的软件是操作系统，提供了管理和运行计算机系统的能力；⑤ 在此基础上设计的汇编语言，提供了设计程序的功能较弱的基本工具；⑥ 再往上实现了功能更强的高级语言，设计各种程序更容易，使用计算机更方便。
什么是数据传送控制中的同步通信方式？（7分） 答：数据在总线上传送时双方使用同一个时钟信号进行同步的通信方式称为同步通信方式。这个共用的时钟信号通常由CPU的总线控制逻辑提供，这里称它为总线时钟。一个或几个总线时钟周期构成一个总线周期，每个周期完成一次数据传输，总线周期的长短，还需要与被读写部件的存取时间相配合。由于通信双方使用同一时钟信号，完成对地址、控制和数据信号的送出与接收，所以有比较高的数据传输率。
什么是数据传送控制中的异步通信方式？（7分） 答：数据传送时双方使用各自的时钟信号的通信方式称为异步通信方式。异步通信的双方采用“应答方式”（又称握手方式）解决数据传输过程中的时间配合关系，而不是使用同一个时钟信号进行同步。为此，CPU必须再提供一个时钟信号，通知接收设备接受巳发送过去的数据。接收设备还将用这一时钟信号作为自己接收数据时的选通信号。
什么是随机存取方式？哪些存储器采用随机存取方式？答：RAM,即随机存储器，可以看作是由许多基本的存储单元组合起来构成的大规模集成电路。静态随机存储器（RAM）和动态随机存储器（DRAM）可采用随机存取方式。
什么是虚拟存储器？它能解决什么问题？为什么？ 答：虚拟存储器属于主存－外存层次，由存储器管理硬件和操作系统中存储器管理软件支持，借助于硬磁盘等辅助存储器，并以透明方式提供给用户的计算机系统具有辅存的容量，接近主存的速度，单位容量的成本和辅存差不多的存储器。主要用来缓解内存不足的问题。因为系统会使用一部分硬盘空间来补充内存。