3．简述控制器的基本组成及各部分的作用。 答：控制器主要由下面4个部分组成：
（1）程序计数器（PC），是用于提供指令在内存中的地址的部件，服务于读取指令，能执行内容增量和接收新的指令地址，用于给出下一条将要执行的指令的地址。
（2）指令寄存器（IR），是用于接收并保存从内存储器读出来的指令内容的部件，在执行本条指令的整个过程中，为系统运行提供指令本身的主要信息。
（3）指令执行的步骤标记线路，用于标记出每条指令的各个执行步骤的相对次序关系，保证每一条指令按设定的步骤序列依次执行。
（4）全部控制信号的产生部件，它依据指令操作码、指令的执行步骤（时刻），也许还有些另外的条件信号，来形成或提供出当前执行步骤计算机各个部件要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运行，执行指令，产生预期的执行结果。
由于上述后两个部分的具体组成与运行原理不同，控制器被分为硬连线控制器和微程序控制器两大类。 4．在微程序的控制器中，通常有哪些得到下一条微指令地址的方式，各自用在什么情况？ 答：在微程序的控制器中，通常有多种得到下一条微指令地址的方式，例如：
使用紧跟在本条微指令之后的微指令作为下一条要执行的微指令，即本条微指令的地址加1作为下一条微指令的地址，用于微指令顺序执行的情况；
使用从指令的操作码映射出微指令地址的方式得到下一条微指令的地址，用于读出指令之后，找到对应该指令的一段微程序的入口地址，以便开始该指令具体功能的执行过程；
从微指令的下地址字段直接取得一个微子程序的入口地址，用于微子程序调用处理； 从微指令的下地址字段直接取得一个微指令的转移地址，用于微程序中的微指令转移处理； 从微堆栈中取出从微子程序返回到微主程序断点的返回地址，用于微子程序返回处理。 5．什么是指令流水线？
答：指令流水线是提高计算机硬件性能的重要技术和有效措施，在成本增加不多的情况下很明显地提高了计算机的性能。
追求的目标是力争在每一个指令执行步骤中完成一条指令的执行过程
实现思路是把一条指令的几项功能划分到不同的执行部件去完成，在时间上又允许这几个部件可以同时运行 6．指令流水线在实现中需要解决哪些相关问题？ 答：需要处理好下列3个方面的问题： （1）结构相关
由于多条指令在同一时刻争用同一资源而形成的冲突。 （2）数据相关
后续指令要使用前面指令的操作结果，而这一结果尚未产生或者未送到指定的位置，从而造成后续指令无法运行的局面。
（3）控制相关
在遇到条件转移指令时，存在是顺序执行还是转移执行的2种可能，若这一条件只能在后几步才能得到，在当前时刻则无法确定应该去执行哪一段程序。
1．在计算机中，为什么要采用多级结构的存储器系统？
答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的, 并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的难题，从而达到使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问题是读写速太慢。追求整个存储器系统有更高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势，尽量避开其短处。
2．在计算机中采用多级结构的存储器系统，它的应用是建立在程序的什么原理之上的？
答：这种多级结构的存储器系统的运行原理，或者说它可以有良好的性能/价格比，是建立在程序运行的局部性原理之上的。程序运行的局部性原理主要体现在如下3个方面：
（1）时间方面，在一小段时间内，最近被访问过的程序和数据很可能再次被访问； （2）空间方面，这些最近被访问过的程序和数据，往往集中在一小片存储区域中； （3）在指令执行顺序方面，指令顺序执行比转移执行的可能性要大。 3．在多级结构的存储器系统中，何谓信息的一致性原则和包含性原则？
答：在多级结构的存储器系统中，不同的存储器中存放的信息必须满足如下两个原则：
一致性原则：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持相同的值。
包含性原则：处在内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中，即内层（更靠近CPU）存储器中的全部信息一定是各外层存储器中所存信息中一小部分的副本，这是保证程序正常运行、实现信息共享、提高系统资源利用率所必须的，反之则不成立。例如，高速缓冲存储器中的信息，肯定也存放在主存储器中，还存放在虚拟存储器中，但主存储器中的非常多的信息不会同时在高速缓冲存储器中，虚拟存储器中的更多的信息也不会同时出现在主存储器中。
4．高速缓冲存储器在计算机系统中的主要作用是什么？用什么类型的存储器芯片实现？为什么？
答：高速缓冲存储器，是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾。它的实现原理，是把CPU最近最可能用到的少量信息（数据或指令）从主存复制到Cache中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。
5．Cache有哪三种基本映像方式？简述它们的主要优缺点。
答：Cache存储器通常使用3种映象方式，它们是全相联映像方式、直接映像方式、组相联映像方式。 全相联映象方式，主存单元与Cache单元随意对应，有最大的使用灵活性，但地址标志字段位数多，比较地址时可能要与所有单元比较，线路过于复杂，成本太高，只使用于Cache容量很小的情况。
直接映像方式，一个主存单元只与一个Cache单元硬性对应，有点死板，影响Cache容量的有效使用效率，即影响命中率。但地址比较线路最简单，比较常用。
相联映像方式，一个主存单元可以与多个Cache单元有限度的随意对应，是全相联映象和直接映象的一种折衷方案，有利于提高命中率，地址比较线路也不太复杂，是比较好的一种选择。
1．输入输出接口的有哪些主要功能？
答：用于连接输入输出设备的接口通常具有下列功能： （1）设备识别与选择
每台外设在生产时都会设置自己的通用和专用标识，主机也会给接口电路分配I/O地址，主机可利用这一功能从多台外设中识别和选择要进行信息交换的设备。
（2）数据缓冲与控制（传输协议）
外部设备的数据处理速度往往与主机差别很大，即便速度相同由于不是共用时钟信号，两者间也是很难同步运行的。通常在接口电路中设置一至几个数据缓冲寄存器和控制器，使两者间能够有效地发送和接受各种数据信息。
（3）控制命令和状态信息传递
CPU需要启动某一外设时，首先要通过接口中的命令寄存器向外设发出启动命令，外设准备就绪时，则有“准备好”的状态信息送回接口中的状态寄存器供CPU读取。此后，主机与外设间才能开始数据信息的交换。
（4）数据转换与传输
每台设备的数据格式往往有所不同，接口电路应按照对方要求进行数据转换，才能成为对方能够读懂的有效数据信息。如串行/并行转换、模/数转换、以及二进制码与ASCII码之间的转换等。
除了上述功能外，通常接口还具有检错纠错、中断、时序控制等功能。 2．“接口”与“端口”有什么不同？
“接口”与“端口”是两个不同的概念。端口是指接口电路中可以被CPU直接访问的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。接口中存放数据信息的寄存器称为数据端口，存放控制命令的寄存器称为控制端口，存放状态信息的寄存器称为状态端口。CPU通过输入指令可以从有关端口中读取信息，通过输出指令可以把信息写入有关端口。
3．什么是程序直接控制方式？指出它的优缺点。
答：程序直接控制方式，是指在用户程序中直接使用I/O指令完成输入/输出操作，它是由CPU通过查询设备的运行状态，来控制数据传送过程。它的缺点是严重影响系统运行性能。与I/O设备的速度比较，CPU要快得多，但发挥不出来，它的绝大多数时间花到查询等待上。CPU算题要与设备输入输出串行工作，多个设备也要串行输入输出，严重影响系统运行效率。
4．开中断，关中断的含义是什么？他们的作用是什么？
答：从CPU要不要接收中断请求，从能不能限制某些中断发生的角度，又可以把中断分成可屏蔽中断和不可屏蔽中断，那些可以被CPU通过指令限制其发出中断请求（称为屏蔽中断）的中断属于可屏蔽中断，例如对某些外围设备就可以在一段时间里执行屏蔽中断，对另外一些中断是不允许执行屏蔽中断的，例如电源掉电中断，称这类中断为不可屏蔽中断。如果由于某种事件的存在，在很短的一小段时间内，不允许CPU接收任何一个中断请求（禁止中断），靠屏蔽全部中断是不可取的，
5．中断屏蔽的含义是什么？他的作用是什么？
答：通常是在CPU内部设置一个“中断允许”触发器，只有该触发器被置为“１”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则禁止CPU响应中断请求。为此，在指令系统中，为操作“中断允许”触发器，应设置“开中断”指令（置“１”中断允许触发器）和“关中断”指令（清“０”中断允许触发器）。
6．DMA传输方式的优点是什么？
答：直接存储器存取方式，主要用于快速设备和主存储器成批交换数据的场合。在这种应用中，处理问题的出发点集中到两点：一是不能丢失快速设备提供出来的数据，二是进一步减少快速设备入出操作过程中对CPU的打扰。
7．计算机总线的功能是什么？通常用什么类型的器件构建总线？为什么？
答：计算机总线是在计算机的各部件之间传输信息的公共通路，包括传输数据（信息）信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。每次传输时，总线可以从多个信息来源中选择其一并传输到一个（或多个）信息接受部件。
由于总线上往往要连接许多部件或设备，传输的距离较长，负载比较重，故要求总线线路有更强的驱动能力。总线的硬件组成，通常选用集电极开路输出的电路，或输出端有高阻态输出支持的电路。
8．总线仲裁的作用是什么？
答：总线仲裁，解决的是多个设备竞争使用总线的管理问题，由总线仲裁逻辑线路完成。数据传输总要在计算机的两个部件之间进行，必须有一方首先启动这次传输过程，即申请总线使用权并发出命令控制总线运行，这一方被称为总线主设备（bus master），例如，CPU、动态存储器的刷新逻辑、DMA接口和其他一些智能接口卡等都可以是总线主设备；而另一方则只能响应由主设备发出的命令并执行读写操作，它被称为总线从设备（bus slave），典型的是内存储器、普通的一些IO设备（计算机终端、打印机等）。
9．解释术语：同步传输控制。
答：同步通信，是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以由CPU的总线控制逻辑部件提供，称为总线时钟。可以用一或几个总线时钟构成一个总线周期，每个周期完成一次数据传输，总线周期的长短，需要与被读写部件的存取时间配合好。通信双方送出与接收地址信号、控制命令信号和数据信号，都是使用这一时钟信号完成定时的，可以有比较高的数据传输率。
10．解释术语：异步传输控制。
答：异步通信，是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系，而不是共同使用同一个时钟信号进行同步。
1．从硬件技术方面实现并行的关键是什么？
选用合理的方案，增加完成控制和执行数据存储、传送、处理功能的部件的数量，尽力提高这些部件并行运行的能力，尽量减少各种“瓶颈”问题。
2．从软件技术方面实现并行的关键是什么？
找出解决应用问题中各种潜在的并行性，把整个任务划分成更多的子任务，将各个子任务分配给不同的硬件部件去完成，使系统中的每一个硬件都尽可能地满负荷运行，减少其空闲时间和等待状态。