江 西 科 技 师 范 学 院
毕业设计（论文）
题 目： 自动转换量程频率计控制器设计 系 院： 通信与电子学院 专 业： 电子信息工程 学生姓名： 陈 浩 学 号： 20061628 指导老师： 陈 亮 亮
封面格式不对，封面格式电子档已放入群共享
量程自动转换的数字式频率计的设计
数字频率计是一种基本的测量仪器。它被广泛应用与航天、电子、测控等领域。它的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码管显示出来。
根据数字频率计的基本原理，本文设计方案的基本思想是分为四个模块来实现其功能，即整个数字频率计系统分为分频模块、计数并自动换挡模块、锁存器模块和译码器模块，并且分别用VHDL对其进行编程，实现了闸门控制信号、计数电路、锁存电路、显示电路等。本设计方案还要求，被测输入信号的频率范围自动切换量程，控制小数点显示位置，并以十进制形式显示。整个频率计设计在一块CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。频率计的测频范围：0~10MHz。该设计方案通过了Max+plusⅡ软件仿真、硬件调试和软硬件综合测试。
关键词：数字频率计;电子设计自动化;CPLD;
格式不对，而且你怎么会用到CPLD？
目 录
第一章 引 言 ............................................................................................................................ 1
1.1 研究背景 ..................................................................................................................... 1 1.2 频率计的发展情况 ..................................................................................................... 3 第二章 设计所用工具与环境介绍 .......................................................................................... 4
2.1 BTYG-EDA实验开发系统简介 ................................................................................. 4
2.1.1 系统特点 .......................................................................................................... 4 2.1.2 系统资源介绍 .................................................................................................. 4 2.2 CPLD简介 ................................................................................................................... 5
2.2.1 CPLD器件结构简介 ........................................................................................ 5 2.2.2 典型CPLD器件简述 ...................................................................................... 8 2.2.3 CPLD在新技术中的应用 .............................................................................. 11 2.3 VHDL语言简介 ........................................................................................................ 12
2.3.1 VHDL的发展情况与特点.............................................................................. 12 2.3.2 VHDL语言结构 ............................................................................................. 14
第三章 频率计的设计方案 .................................................................................................... 18
3.1 传统方法 ................................................................................................................... 18 3.2 现代方法 ................................................................................................................... 18
3.2.1 自顶向下的设计方法 .................................................................................... 18 3.2.2 与传统的设计方法相比EDA的特点 .......................................................... 19 3.3 本设计的方法 ........................................................................................................... 21 第四章 数字频率计的设计 .................................................................................................... 23
4.1 频率计的设计要求与原理 ....................................................................................... 23
4.1.1 设计要求 ........................................................................................................ 23 4.1.2 频率测量方法及原理 .................................................................................... 23 4.2 频率计的硬件设计 ................................................................................................... 25
4.2.1 电子设计的发展情况 .................................................................................... 25 4.3 频率计的软件设计及其仿真 ................................................................................... 26
4.3.1 软件设计的实现 ............................................................................................ 26 4.3.2 功能模块的实现 ............................................................................................ 27 4.3.3 各模块基于VHDL的设计与仿真................................................................ 28 4.4 下载验证 ................................................................................................................... 37
4.4.1 管脚分配 ........................................................................................................ 37 4.4.2 硬件调试 ........................................................................................................ 39 4.4.3 软件调试 ........................................................................................................ 40 4.4.4 数据下载与验证 ............................................................................................ 40
第五章 实验测试与误差分析 ................................................................................................ 43
5.1 实验测试的方法 ....................................................................................................... 43 5.2 系统的验证 ............................................................................................................... 43 5.3 频率测量精度分析 ................................................................................................... 44 5.4 测量误差分析 ........................................................................................................... 45 总结语 ...................................................................................................................................... 47 参考文献 .................................................................................................................................. 48 Abstract ..................................................................................................................................... 49 附录 .......................................................................................................................................... 50
第一章 引 言
1.1 研究背景
近年来信息技术、电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的大大提高。
前几年的数字频率计一般由分离元件搭接而成，其测量范围、测量精度和测量速度都受到很大的限制。虽然单片机的发展与应用改善了这一缺陷，但由于单片机本身也受到工作频率及内部计数器位数等因素的限制，所以无法在此领域取得突破性的进展。随着新型可编程逻辑器件FPGA/CPLD技术的发展，能够将大量的逻辑功能集成在单个器件中，FPGA/CPLD根据不同的需要所提供的门数可以从几十万到上百万门，从根本上解决了单片机的先天性不足。本课题所设计的量程自动转换的数字频率计不但集成度远远超过了以往的数字频率计，而且在基准频率等外部条件的允许下，可以根据不同场合的精度要求，对硬件描述语言进行一定的改动，使系统在精度提高的同时，而不增加系统硬件，从而降低系统的整体造价。
随着EDA技术的发展，现代频率计的设计多采用基于FPGA/CPLD芯片的方法来实现频率计的设计，即通过VHDL(Very High Speed Integrated Circuit Hardware Description Language)硬件描述语言的设计，用FPGA/CPLD来实现。现代电子设计技术的核心是EDA(Electronic DesignAutomation)技术。就是依赖功能强大的计算机，使设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。FPGA/CPLD即现场可编程逻辑器件是由存放在片内RAM中的程序来设置其工作状态的，因此工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA/CPLD芯片将EPROM中数据读入片内编程RAM中，培植完成后，FPGA/CPLD进入工作状态。掉电后，FPGA/CPLD恢复成白片，内部逻辑