图B3.5
八.（9分）图B3.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重中断？并分析图B3.2的中断过程。
图B3.2
解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行于最低优先权（优先权为6）。
图B3.2中出现了4重中断。中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的服务程序，到T7时刻，又被优先权1的中断源所中断，到T8时刻，优先权1的中断服务完毕，返回优先权3的服务程序，直到T10优先权3的中断服务结束，返回优先权4的服务程序，优先权4的服务程序到T11结束，最后返回主程序。图B3.2中，优先权3的服务程序被中断2次。而优先权5的中断未产生。
16
试卷 A-04
一． 选择题（每小题1分，共 10分） 1. EEPROM是指（ ）。
A 读写存储器 B 只读存储器
C 闪速存储器 D 电擦除可编程只读存储器 2. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。
A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128
3.下面浮点运算器的描述中正确的句子是：______。 A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算 4. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______
A. 64K B. 32K C. 64KB D. 32 KB
5. 双端口存储器在______情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同
6. 寄存器间接寻址方式中，操作数处在______。
A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7. 微程序控制器中，机器指令与微指令的关系是______。 A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成
8. 描述 PCI 总线中基本概念正确的句子是______。 A. PCI 总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传送 C. PCI 设备一定是主设备
D. 系统中只允许有一条PCI总线
9. 一张3.5寸软盘的存储容量为______MB，每个扇区存储的固定数据是______。
A. 1.44MB ，512B B. 1MB，1024B C .2MB，256B D .1.44MB，512KB 10. 发生中断请求的条件之一是______。
A. 一条指令执行结束 B. 一次 I/O 操作结束 C. 机器内部发生故障 D. 一次DMA 操作结束
17
二 . 填空题（每小题3分，共15分）
1、 -27/64表示成IEEE754标准的32位浮点规格化数是 BED80000H （用16进制表） 。
2.、一个定点数由 符号位 和 数值域 两部分组成。根据小数点位置不同，定点数有 纯小数 和纯整数之分。
3、对存储器的要求是 容量大 ， 速度快 ， 成本低 。为了解决这三方面的矛盾
计算机采用多级存储体系结构。
4、当今的CPU 芯片除了包括定点运算器和控制器外，还包括 Cache ， 浮点
运算器和 存储 管理等部件。 5、每一种外设都是在它自己的 设备控制器 控制下进行工作，而A则通过 适配器 和主机 相连并受 主机 控制。
三．（9分）设[x]补 =x0x1x2?xn 。 求证：x = -x0 +i?1xi2-i 证明：
当 x ≥ 0 时，x0 = 0 ， [x]补 = 0.x1x2?xn = ? xi 2-i =x
i?1n?n当 x < 0 时，x0= 1 ， [x]补 = 1.x1x2?xn = 2+x
所以 x= 1.x1x2?xn - 2 = -1 + 0.x1x2?xn = -1 + ? xi 2-i
i?1n 综合上述两种情况，可得出：x = -x0 +?xi2-i
i?1n四.（9分）已知X=-0.01111，Y=+0.11001，求[X]补，[-X]补，[Y]补，[-Y]补，X+Y=？，X-Y=？ 解：
[X]原=1.01111 [X]补=1.10001 ?[-X]补=0.01111 [Y]原=0.11001 [Y]补=0.11001 ? [-Y]补=1.00111
[X]补 11.10001 + [Y]补 00.11001 [X+Y]补 00.01010
?X+Y=+0.01010
[X]补 11.10001
18
+ [-Y]补 11.00111 [X-Y]补 10.11000
因为符号位相异，所以结果发生溢出。
五.（9分）以知cache 命中率 H=0.98，主存比cache 慢4倍，以知主存存取
周期为200ns，求cache/主存的效率和平均访问时间。
解： R=Tm/Tc=4；Tc=Tm/4=50ns
E=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94 Ta=Tc/E=Tc×[4-3×0.98]= 50×1.06=53ns。 六．（10分）某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表所示，a—j 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。
解：
为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。
经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：
01 e 01 b 直接控制 10 f 10 i a c d g 11 h 11 j × × × × × × × × 4位 2位 2位 七．（9分）参见图，这是一个二维中断系统，请问：
（1） 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的
中断优先级。
（2） 若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么？如果
CPU的执行设备D的中断服务程序，IM0,IM1,IM2的状态又是什么？
（3） 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采
19
取什么方法可达到目的？
（4） 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要
求？
解： （1） 在中断情况下，CPU的优先级最低。各设备优先级次序是：
A-B-C-D-E-F-G-H-I-CPU （2） 执行设备B的中断服务程序时IM0IM1IM2=111；执行设备D的中断服务程序
时IM0IM1IM2=011。 （3） 每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的
BI（中断允许）标志清“0”，它禁止设备发出中断请求。 （4） 要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级
上，使第三级的优先级最高，即令IM3=0即可 。
八．磁盘、磁带、打印机三个设备同时工作。磁盘以20μs的间隔发DMA请求，磁带以30μs的间隔发DMA请求，打印机以120μs的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2μs，画出多路DMA控制器工作时空图。
解：答案如图B4.1
20