计算机组成原理实验教程 山西大学计算机与信息技术学院
图 3-8 数据通路图
00
NOP 01 指令译码 30 P<1> ADD IN OUT HLT 30 32 33 35 R0->A IN->R0 R0->OUT NOP 04 01 R0->B 01 35 05 A+B->R0 01 图 3-9 微程序流程图
将全部微程序按微指令格式变成二进制微代码，可得到表 3-2 的二进制代码表。
表 3-2 二进制微代码表
地址 十六进制 高五位 S3-S0 A 字段 B 字段 C 字段 MA5-MA0 00 00 00 01 00000 0000 000 000 000 000001 01 00 70 70 00000 0000 111 000 001 110000 04 00 24 05 00000 0000 010 010 000 000101 05 04 B2 01 00000 1001 011 001 000 000001 30 00 14 04 00000 0000 001 010 000 000100 32 18 30 01 00011 0000 011 000 000 000001 33 28 04 01 00101 0000 000 010 000 000001 35 00 00 35 00000 0000 000 000 000 110101 14
计算机组成原理实验教程 山西大学计算机与信息技术学院
3.4 实验步骤
1. 按图 3-10 所示连接实验线路，仔细查线无误后接通电源。如果有‘滴’报警声，说明 总线有竞争现象，应关闭电源，检查接线，直到错误排除。
图 3-10 实验接线图
2. 对微控器进行读写操作，分两种情况：手动读写和联机读写。 1) 手动读写
(1) 手动对微控器进行编程（写）
① 将时序与操作台单元的开关 KK1 臵为‘停止’档，KK3 臵为‘编程’档，KK4 臵为‘控 存’档，KK5 臵为‘臵数’档。
② 使用 CON 单元的 SD05——SD00 给出微地址，IN 单元给出低 8 位应写入的数据，连续 两次按动时序与操作台的开关 ST，将 IN 单元的数据写到该单元的低 8 位。
③ 将时序与操作台单元的开关 KK5 臵为‘加 1’档。 ④ IN 单元给出中 8 位应写入的数据，连续两次按动时序与操作台的开关 ST，将 IN 单元的 数据写到该单元的中 8 位。IN 单元给出高 8 位应写入的数据，连续两次按动时序与操作台的开 关 ST，将 IN 单元的数据写到该单元的高 8 位。
⑤ 重复①、②、③、④四步，将表 3-2 的微代码写入 2816 芯片中。 (2) 手动对微控器进行校（读） ① 将时序与操作台单元的开关 KK1 臵为‘停止’档，KK3 臵为‘校验’档，KK4 臵为‘控 存’档，KK5 臵为‘臵数’档。
② 使用 CON 单元的 SD05——SD00 给出微地址，连续两次按动时序与操作台的开关 ST， MC 单元的指数据指示灯 M7——M0 显示该单元的低 8 位。
③ 将时序与操作台单元的开关 KK5 臵为‘加 1’档。 ④ 连续两次按动时序与操作台的开关 ST，MC 单元的指数据指示灯 M15——M8 显示该单元的中 8 位，MC 单元的指数据指示灯 M23——M16 显示该单元的高 8 位。
15
计算机组成原理实验教程 山西大学计算机与信息技术学院
⑤ 重复①、②、③、④四步，完成对微代码的校验。如果校验出微代码写入错误，重新写 入、校验，直至确认微指令的输入无误为止。
2) 联机读写 (1) 将微程序写入文件 联机软件提供了微程序下载功能，以代替手动读写微控器，但微程序得以指定的格式写入到以 TXT 为后缀的文件中，微程序的格式如下：
$M XX XXXXXX
微指令格式说明:
微指令代码 十六进制地址 微指令标志
如$M 1F 112233，表示微指令的地址为 1FH，微指令值为 11H（高）、22H（中）、33H（低）， 本次实验的微程序如下，其中分号‘；’为注释符，分号后面的内容在下载时将被忽略掉。 (2) 写入微程序 用联机软件的?【转储】—【装载】?功能将该格式（*.TXT）文件装载入实验系统。装入过程中，在软件的输出区的‘结果’栏会显示装载信息，如当前正在装载的是机器指令还是微指令，还剩多少条指令等。
(3) 校验微程序 选择联机软件的?【转储】—【刷新指令区】?可以读出下位机所有的机器指令和微指令，并在指令区显示。检查微控器相应地址单元的数据是否和表 3-2 中的十六进制数据相同，如果不同，则说明写入操作失败，应重新写入，可以通过联机软件单独修改某个单元的微指令，先用鼠标左键单击指令区的‘微存’TAB 按钮，然后再单击需修改单元的数据，此时该单元变为编辑框，输入 6 位数据并回车，编辑框消失，并以红色显示写入的数据。
; //*************************************** // ; //
微控器实验指令文件 ; //
; //
; //*************************************** // ; //**** Start Of MicroController Data **** // $M 00 000001 ; NOP $M 01 007070 ; CON(INS)->IR, P<1> $M 04 002405 ; R0->B
加 B->R0 $M 05 04B201 ; A
$M 30 001404 ; R0->A $M 32 183001 ; IN->R0 $M 33 280401 ; R0->OUT $M 35 000035 ; NOP
; //***** End Of MicroController Data***** //
//
// //
3. 运行微程序
运行时也分两种情况：本机运行和联机运行。 1) 本机运行
① 将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，按动 CON 单元的 CLR 按钮，将微地址寄存器（MAR）清零，同时也将指令寄存器（IR）、ALU 单元的暂存器 A 和B 清零。
16
计算机组成原理实验教程 山西大学计算机与信息技术学院
② 将时序与操作台单元的开关 KK2 臵为‘单拍’档，然后按动 ST 按钮，体会系统在 T1、 T2、T3、T4 节拍中各做的工作。T2节拍微控器将后续微地址（下条执行的微指令的地址）打 入微地址寄存器，当前微指令打入微指令寄存器，并产生执行部件相应的控制信号；T3、T4 节 拍根据 T2 节拍产生的控制信号做出相应的执行动作，如果测试位有效，还要根据机器指令及当 前微地址寄存器中的内容进行译码，使微程序转入相应的微地址入口，实现微程序的分支。
③ 按动 CON 单元的 CLR 按钮，清微地址寄存器（MAR）等，并将时序与单元的开关 KK2 臵为‘单步’档。
④ 臵 IN 单元数据为 00100011，按动ST按钮，当MC单元后续微地址显示为 000001 时， 在 CON 单元的 SD27…SD20 模拟给出 IN 指令 00100000 并继续单步执行，当 MC 单元后续微地 址显示为000001时，说明当前指令已执行完；在 CON 单元的 SD27…SD20 给出ADD指令00000000，该指令将会在下个 T3 被打入指令寄存器（IR），它将 R0 中的数据和其自身相加后送 R0；接下来在 CON 单元的 SD27…SD20 给出 OUT 指令 00110000 并继续单步执行，在 MC 单 元后续微地址显示为 000001 时，观查 OUT 单元的显示值是否为 01000110。
2) 联机运行
联机运行时，进入软件界面，在菜单上选择【实验】－【微控器实验】，打开本实验的数据通路图，也可以通过工具栏上的下拉框打开数据通路图，数据通路图如图 3-8 所示。 将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，按动 CON 单元的总清开关后，按动软件中单节拍按钮，当后续微地址（通路图中的 MAR）为 000001 时，臵 CON 单元 SD27…SD20，产生相应的机器指令，该指令将会在下个 T3 被打入指令寄存器（IR），在后面的 节拍中将执行这条机器指令。仔细观察每条机器指令的执行过程，体会后续微地址被强臵转换 的过程，这是计算机识别和执行指令的根基。也可以打开微程序流程图，跟踪显示每条机器指令的执行过程。
按本机运行的顺序给出数据和指令，观查最后的运算结果是否正确。
17
计算机组成原理实验教程 山西大学计算机与信息技术学院
实验四 系统总线和具有基本输入输出功能的总线接口实验
4.1 实验目的
(1) 理解总线的概念及其特性。 (2) 掌握控制总线的功能和应用。
4.2 实验设备
PC 机一台，TD-CMA 实验系统一套。
4.3 实验原理
由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信 号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线和控制总线，分别为外设提供上述信号。外部总线和 CPU 内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码，系统的 I/O 地址译码原理如图 4-1（在地址总线单元）。由于使用 A6、 A7 进行译码， I/O 地址空间被分为四个区，如表 4-1 所示：
74LS139 A6 A7
A1 B1 A2 B2 G1N G2N
Y10N Y11N Y12N Y13N Y20N Y21N Y22N Y23N
IOY0 IOY1 IOY2 IOY3
图 4-1 I/O 地址译码原理图
表 4-1 I/O 地址空间分配
GND A7 A6 00 01 10 11 选定 IOY0 IOY1 IOY2 IOY3 地址空间 00-3F 40-7F 80-BF C0-FF
为了实现对于 MEM 和外设的读写操作，还需要一个读写控制逻辑，使得 CPU 能控制 MEM和 I/O 设备的读写，实验中的读写控制逻辑如图 4-2 所示，由于 T3 的参与，可以保证写脉宽与 T3 一致，T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。IOM 用来选择是对 I/O 设备还是对 MEM 进行读写操作，IOM=1 时对 I/O 设备进行读写操作，IOM=0 时对 MEM 进行读写操作。RD=1 时为读，WR=1 时为写。
18