计算机组成原理实验教程 山西大学计算机与信息技术学院
5.4 实验步骤
（1）按照图 5-3 实验接线图进行连线。
图 5-3 实验接线图
（2）具体操作步骤图示如下：
① 对总线进行臵中断操作（K6=1，K7=0），观察控制总线部分的中断允许指示灯 EI，此时 EI 亮，表示允许响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯 INTR，发现当开关 KK 按下时 INTR 变亮，表示总线将外部的中断请求送到 CPU。
② 对总线进行清中断操作（K6=0，K7=1），观察控制总线部分的中断允许指示灯 EI，此时 EI 灭，表示禁止响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯 INTR，发现当开关 KK 按下时 INTR 不变，仍然为灭，表示总线锁死了外部的中断请求。 ③ 对总线进行臵中断操作（K6=1，K7=0），当 CPU 给出的中断应答信号 INTA’（K5=0） 有效时，使用电压表测量数据缓冲 74LS245 的 DIR（第 1 脚），显示为低，表示 CPU 允许外部送中断向量号。
24
计算机组成原理实验教程 山西大学计算机与信息技术学院
实验六 具有DMA控制功能的总线接口实验
6.1 实验目的
(1) 掌握 DMA 控制信号线的功能和应用。
(2) 掌握在系统总线上设计 DMA 控制信号线的方法。
6.2 实验设备
PC 机一台，TD-CMA 实验系统一套，电压表一台。
6.3 实验原理
有一类外设在使用时需要占用总线，其中的典型代表是 DMA 控制机。在使用这类外设时， 总线的控制权要在 CPU 和外设之间进行切换，这就需要总线具有相应的信号来实现这种切换，避免总线竞争，使 CPU 和外设能够正常工作。下面以 DMA 操作为例，设计相应的总线控制信号线。实验原理图如图 6-1 所示。
图 6-1 实验原理图 进行 DMA 操作时，外设向 DMAC（DMA 控制机）发出 DMA 传送请求，DMAC 通过总线 上的 HOLD 信号向 CPU 提出 DMA 请求。CPU 在完成当前总线周期后对 DMA 请求做出响应。 CPU 的响应包括两个方面，一方面让出总线控制权，一方面将有效的HALD信号加到DMAC 上，通知DMAC可以使用总线进行数据传输。此时DMAC进行DMA传输，传输完成后，停止向 CPU 发 HOLD 信号，撤消总线请求，交还总线控制权。CPU 在收到无效的 HOLD 信号后， 一方面使 HALD 无效，另一方面又重新开始控制总线，实现正常的运行。
如图6-1所示，在每个机器周期的T4时刻根 HOLD信号来判断是否有DMA请求，如果有，则产生有效的HALD信号，HALD信号一方面锁死CPU的时钟信号，使CPU保持当前状态，等待DMA操作的结束。另一方面使控制缓冲、数据缓冲、地址缓冲都处于高阻状态，隔断CPU与外总线的联系，将外总线交由DMAC控制。当DMA操作结束后，DMAC将HOLD信号臵为无效，DMA 控制逻辑在T4时刻将HALD信号臵为无效，HALD信号一方面打开CPU的时钟信号，使CPU开始正常运行。另一方面把控制缓冲、数据缓冲和地址缓冲交由CPU控 制，恢复CPU对总线的控制权。
在本实验中，控制缓冲由写在 16V8 芯片中的组合逻辑实现，数据缓冲和地址缓冲由数据总线和地址总线左侧的 74LS245 实现。以存储器读信号为例，体现 HALD 信号对控制总线的控制。
25
计算机组成原理实验教程 山西大学计算机与信息技术学院
首先模拟 CPU 给出存储器读信号（臵 WR、RD、IOM 分别为 0、1、0），当 HALD 信号无效时，总线上输出的存储器读信号 XMRD 为有效态?0?，当 HALD 信号有效时，总线上输出的存储器 读信号 XMRD 为高阻态。可以自行设计其余的控制信号验证实验。
6.4 实验步骤
(1) 按照图6-2 实验接线图进行连线。
CLK0 时序与操作台单元 TS4 TS3 TS2 TS1 30HZ
扩展单元 E0
T4 T3 T2 T1 HOLD 控制总线
K7 CON单元 XMRD WR RD IOM WR RD IOM
(2) 具体操作步骤如下：
图 6-2 实验接线图
① 将时序与操作台单元的开关 KK1、KK3 臵为‘运行’档，开关 KK2 臵为‘单拍’档， 按动CON单元的总清按钮CLR，将CON单元的WR、RD、IOM 分别臵为?0?、?1?、?0?， 此时XMRD 为低，相应的指示灯E0 灭。使用电压表测量数据总线和地址总线左侧的芯片74LS245的使能控制信号（第19脚），发现电压为低，说明数据总线和地址总线与 CPU 连通。 ② 然后将CON单元的K7臵为1，连续按动时序与操作台单元的开关ST，T4时刻控制总 线的指示灯HALD为亮，继续按动开关ST，发现控制总线单元的时钟信号指示灯T1——T4保 持不变，说明CPU的时钟被锁死。此时XMRD为高阻态，相应的指示灯E0亮。使用万用表测 量数据总线和地址总线左侧的芯片74LS245的使能控制信号（第19脚），发现电压为高，说明 总线和 CPU 的连接被阻断。
③ 将 CON 单元的 K7 臵为 0，按动时序与操作台单元的开关 ST，当时序信号走到 T4 时刻 时，控制总线的指示灯 HALD 为灭，继续按动开关 ST，发现控制总线单元的时钟信号指示灯T1——T4 开始变化，说明CPU的时钟被接通。此时XMRD受CPU控制，恢复有效为低，相应的指示灯 E0 灭。使用万用表测量数据总线和地址总线左侧的芯片 74LS245 的使能控制信号（第19 脚），发现电压为低，说明总线和 CPU 恢复连通。
26
计算机组成原理实验教程
山西大学计算机与信息技术学院
实验七 CPU与简单模型机设计实验
7.1 实验目的
(1) 掌握一个简单 CPU 的组成原理。
(2) 在掌握部件单元电路的基础上，进一步将其构造一台基本模型计算机。 (3) 为其定义五条机器指令，编写相应的微程序，并上机调试掌握整机概念。
7.2 实验设备
PC 机一台，TD-CMA 实验系统一套。
7.3 实验原理
本实验要实现一个简单的 CPU，并且在此 CPU 的基础上，继续构建一个简单的模型计算机。CPU 由运算器（ALU）、微程序控制器（MC）、通用寄存器（R0），指令寄存器（IR）、程序计数器（PC）和地址寄存器（AR）组成，如图7-1所示。这个 CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中，CPU必须和主存挂接后，才有实际的意义，所以还需要在该 CPU 的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计算机。
7-1 基本 CPU 构成原理图
除了程序计数器（PC），其余部件在前面的实验中都已用到，在此不再讨论。系统的程序计数器（PC）和地址寄存器（AR）集成在一片CPLD 芯片中 。CLR连接至CON单元的总清端
CLR，按下 CLR 按钮，将使PC清零，LDPC和T3相与后作为计数器的计数时钟，当LOAD为低时，计数时钟到来后将 CPU 内总线上的数据打入 PC。
图 7-2 程序计数器(PC)原理图
27
计算机组成原理实验教程
山西大学计算机与信息技术学院
本模型机和前面微程序控制器实验相比，新增加一条跳转指令 JMP，共有五条指令：IN（输 入）、ADD（二进制加法）、OUT（输出）、JMP（无条件转移），HLT（停机），其指令格式如下 （高４位为操作码）：
助记符 IN
ADD OUT JMP addr HLT
机器指令码 说明
0010 0000 IN R0
R0 + R0 R0 0000 0000
R0 OUT 0011 0000
PC 1110 0000 ******** addr
0101 0000 停机
其中 JMP 为双字节指令，其余均为单字节指令，********为 addr 对应的二进制地址码。微程
序控制器实验的指令是通过手动给出的，现在要求 CPU 自动从存储器读取指令并执行。根据以上要求，设计数据通路图，如图7-3 所示。
图 7-3 数据通路图
本实验在前一个实验的基础上增加了三个部件，一是PC（程序计数器），另一个是AR（地 址寄存器），还有就是 MEM（主存）。因而在微指令中应增加相应的控制位，其微指令格式如表7-1 所示。
表7-1 微指令格式
8-6 5-0 23 22 21 20 19 18-15 14-12 11-9 M23 M22 WR RD IOM S3-S0 A字段 B字段 C字段 MA5-MA0
A字段
B字段
11 10 9 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP ALU_B R0_B 保留 保留 保留 PC_B 保留 C字段
8 7 6 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP P<1> 保留 保留 保留 LDPC 保留 保留 14 13 12 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 选择 NOP LDA LDB LDR0 保留 LOAD LDAR LDIR
28