多功能数字钟设计报告
多功能数字钟设计
摘要：利用QuartusII软件采用模块化设计方法设计一个数字钟。通过原理图输入进行设计，取代VHDL语言设计。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。实现并充分领略硬件设计软件化的精髓。
关键词：软件; 数字钟; 模块化; VHDL; 可编程; 硬件
Abstract:Using the QuartusII software design a digital bell with the blocking method.The design takes theory drawing instead of VHDL language.After emluating and debuging successfully,translate and edit the code.Then,download the result to the programmable SmartSOPC system and test it in hardware.Realizing the soul of designing hardware by software.
Keywords:software; digital bell; blocking method; VHDL; programmable; hardware
目录
一、设计内容简介……………………………………………………………………2 二、设计要求…………………………………………………………………………2 三、方案论证（整体电路设计原理）…………………………………………………2 四、子模块设计原理
4.0 脉冲产生电路……………………………………………………………5 4.1 计时电路…………………………………………………………………8 4.2 显示电路………………………………………………………………12 4.3 保持电路………………………………………………………………14 4.4 清零电路………………………………………………………………14 4.5 校分电路………………………………………………………………15 4.6 校时电路………………………………………………………………15 4.7 整点报时电路…………………………………………………………16 4.8 闹钟设定电路…………………………………………………………17 4.9 音乐产生电路…………………………………………………………18 4.10 闹钟报时电路………………………………………………………23 4.11 闹铃关闭电路………………………………………………………24 4.12 星期调整电路………………………………………………………25 4.13 电路总图……………………………………………………………26 五、实验中遇到问题及解决方法……………………………………………………27 六、结论………………………………………………………………………………29 七、实验心得…………………………………………………………………………29 八、参考文献…………………………………………………………………………30
一、 设计内容简介
1
多功能数字钟设计报告
设计一个数字钟，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、 整点报时等功能。
我们设计的电路在具有基本功能的基础上，增加了下列功能：整点报时、闹钟设置、彩铃和星期显示调节功能。
二、 设计要求
2.0 基本要求
1、能进行正常的时、分、秒计时功能； 2、分别由六个数码管显示时分秒的计时；
3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）； 4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）； 5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）； 6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；
2.1 提高部分要求
1、使时钟具有整点报时功能（当时钟计到59’53”时开始
报时，在59’53”, 59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）；
2、闹表设定功能；
三、 方案论证
本实验在实现实验基本功能的基础上，加入了整点报时、闹钟设置、彩铃和星期显示调节功能。
图1为实验功能方框图：
2
多功能数字钟设计报告
显示译码电路整点报时电路脉冲产生电路校分电路校时电路保持电路清零电路图1 实验方框图
计时电路闹铃关闭电路闹钟报时电路音乐产生电路闹钟设定电路星期调整电路
数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,2KHz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数脉冲，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位：时十位、时个位、分十位、分个位、秒十位和秒个位。
显示功能是通过数选器、译码器、码转换器和7段显示管实现的。因为实验中只用一个译码显示单元，7个7段码（6个用于显示时分秒，一个显示星期），所以通过4个7选一MUX和一个3-8译码器配合，根据计数器的信号进行数码管的动态显示。
清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平（本实验中是低电平），而清零开关断开时各清零端均接入无效电平即可。
校分校时功能由防抖动开关、逻辑门电路实现。其基本原理是通过逻辑门电路控制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提供；当按下校分校时开通时，既可以手动触发出发式开关给进位脉冲，也可以有
3
多功能数字钟设计报告
恒定的1Hz脉冲提供恒定的进位信号，计数器在此脉冲驱动下可快速计数。为实现可靠调时，采用防抖动开关（由D触发器实现）克服开关接通或断开过程中产生的一串脉冲式振动。
保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。正常情况下，开关不影响脉冲输入即秒正常计数，当按下开关后，使脉冲无法进入计数端，从而实现计时保持功能。
整点报时功能可以通过组合逻辑电路实现。当计数器的各位呈现特定的电平时，可以选通特定的与门和或门，将指定的频率信号送入蜂鸣器中，实现在规定的时刻以指定频率发音报时。
闹钟设定功能。闹钟只设定时和分，基本模块与正常计时电路里的校时校分电路相同。本实验中为节省按键，闹钟时间调节键复用正常调时的校时校分开关，为使设定闹铃与正常计时中调节时间按键互不影响，额外用一个闹钟使能键，按下该键后进入闹钟设定界面，此时校时校分开关用于调节闹钟时间，对正常计时没有影响，且此时7段显示码显示的是闹钟时间；恢复使能键后校分校时键用于对数字钟进行时间调节，对设定的闹钟时间没有影响。
音乐产生电路。本实验中音乐是《欢乐颂》的前半部分，共32个节拍，5个音频。32个5个音频的频率由分频器产生，32个节拍需按照顺序产生，且要能够循环。因此用译码器循环按序选取音频，所以需要一个模5循环计数器和一个5-32译码器。译码选中位与所需的音频相与之后送入蜂鸣器产生音乐效果。
闹钟报时功能。在计时电路走到设定的时间时闹铃报时功能会被启动，通过与音乐产生电路进行逻辑组合，使得在达到闹铃时，发出音乐声。
闹铃关闭功能。考虑到实际情况，希望闹铃声可以被关闭，同时在关闭闹铃键恢复后，闹铃不再响，但是在下一次闹铃时间来临时闹铃可以继续工作。实验中实现此功能的需要一个触发器来实现。
星期设定电路功能。星期显示功能由模7计数器构成，1~6时为顺序计数，星期日显示为8，即从6跳过7直接进入8，然后再由8进入1。由此可见，需要设定这样一个计数器：在一次循环计数过程中，要有两次置位，且两次所置数有所不同。
四、 子模块设计原理
4
多功能数字钟设计报告
4.0 脉冲产生电路原理
实验板上振荡源为48MHz，为获得秒脉冲信号和报时电路中需要的音频，需要对该振荡源进行分频处理。处理的过程示意如下：
48MHz 3分频 8分频 1000分频 2分频 1000分频 2KHz 1KHz 2分频 1Hz 图2 脉冲产生方框图
4.0.1 2分频电路
2分频电路是通过将D触发器的Q端与D端接在一起就可以从Q端得到触发器触发信号的2分频信号，电路图如下：
VCCDFFDCPINPUTVCCPRNNOTQinst21OUTPUTCLRNinst18Q1VCC
图3 2分频电路
4.0.2 3分频电路
3分频电路是通过74160用置数法实现。其输出端QDQCQBQA按照如下方式
5