多功能数字钟设计报告
循环计数时就可以对其输入的脉冲进行3分频，输出信号由QB直接引出。
0000 0001 0010 图4 3分频电路状态图
74160置数端为低电平有效，所以将QB作为置数信号的输入。3分频电路图如下：
74160LDNABCDENTENPCLRNINPUTVCCinstGNDQAQBQCQDRCONOTinst8OUTPUTQCPVCCCLKCOUNTER
图5 3分频电路
封装的子模块图为：
fCPQinst18 图6 3分频电路封装图
4.0.3 8分频电路
8分频电路通过将3个2分频串联实现。把三个D触发器按照如下方式串联起来，将得到一个触发信号的8分频信号。8分频电路图如下：
VCCVCCVCCDFFDCPINPUTVCCPRNNOTDFFQinst15DPRNNOTDFFQinst16DPRNNOTQinst17OUTPUTCLRNinstCLRNinst10CLRNinst12QVCCVCCVCC 6
多功能数字钟设计报告
图7 8分频电路图
将3分频和8分频电路串联可构成24分频电路，电路图如下：
VCCVCCVCCfCPINPUTVCCDFFDPRNNOTDFFQCPQCLRNinstinst15DPRNNOTDFFQinst16DPRNNOTQinst17OUTPUTCLRNinst10inst8VCCVCCCLRNinst12QVCC 图8 24分频电路图
封装成子模块如下图：
24CPQinst 图9 24分频电路封装图
4.0.4 1000分频电路
1000分频电路通过3个计数器74161串联实现。首先获得10分频电路，在
QDQCQBQA=1111时置数，置位信号用RCO，使计数器按如下方式进行循环：
0110 1111 1110 0111 1000 1001 1010 1101 1100 1011
图10 10分频电路状态图
为了获得占空比接近1：1的输出信号，将QC端作为输出，占空比为6：4。电路图如下：
7
多功能数字钟设计报告
74161LDNABCDENTENPCLRNINPUTVCCinstGNDVCCQAQBQCQDRCO1CPCLKCOUNTERNOTinst2
图11 10分频电路
将3个10分频进行串联即可获得1000分频的分频器。电路图如下：
74161LDNABCDENTENPCLRNINPUTVCCinst74161LDNABCDENTENPCLRN1NOT74161LDNABCDENTENPCLRN2NOTinst2VCCQAQBQCQDRCO1VCCQAQBQCQDRCOGND2VCCQAQBQCQDRCOCPCLKCOUNTERinst5CLKCOUNTERinst9CLKCOUNTERinst10NOTGNDGNDinst6OUTPUTQ 图12 1000分频电路图
封装成子模块如下：
1000CPQinst2 最终将各种分频获得的信号输出端封装在一个总的模块内，输入信号频率
图13 1000分频电路封装图
48MHz，输出三个频率信号，分别是1Hz,1KHz,2KHz.封装的模块如下：
OUTCPQ1hzQ1khzQ2khzinst18 图14 分频电路封装图
4.1 计时电路
时钟能够产生时间前进是对秒脉冲计数产生形成的，为了形成时分秒，需要
8
多功能数字钟设计报告
对秒进位信号进行计数从而产生分，对分进位信号进行计数产生时信号。秒和分均为60进制，时为24进制，所以需要有模60和模24计数器。计时电路示意如下：
秒个位 秒十位 分个位 分十位 时个位 时十位 1Hz
图15 计时电路示意图
模60计数器由两个74160构成，考虑用74160而不用74161的原因是74160为8421BCD方式计数，将计数信号送进7447后可以直接驱动数码管显示，而不像74161还要经过码转换处理。另外，因为显示秒和分时都要显示十位和个位，所以两个计数器构成模60的时候要考虑到分别显示的问题，即让一个用于作为十位，一个作为个位。电路图如下：
inst2CNAND474160LDNABCDENTENPCLRNCLKinst741601GNDQAQBQCQDRCO234GND0VCC0VCCLDNABCDENTENPCLRNCLKinst15QAQBQCQDRCO678COUNTERCOUNTERCPINPUTVCCRDINPUTVCC
图16 模60计数器电路图
图中，前一个74160为个位，后一个为十位，每当个位计数到1001时，RCO由0变为1，将十位的ENT置位，十位的74160计1，当十位的计数到5（0101），个位的计数到9（1001）时，正好是60，此时置位两个计数器，重新由0开始，这样就完成了模60计数。74160置位端LDN低电平有效，因此将59时个位的
9
多功能数字钟设计报告
QD,QA,十位的QA,QC与非之后送给LDN。在0~59之间时，LDN=1，无效；59时，LDN=0，计数器将被置位为0.
模60封装成模块如下图：
MS60CPRDCOTH[0]TH[1]TH[2]TH[3]TL[0]TL[1]TL[2]TL[3]inst18 图17 模60计数器封装图
说明：CP：计数脉冲输入；
RD：清零输入，低电平有效；
CO：进位输出端，进位输出为0，正常输出时状态为1 TH：十位输出，TH[3],TH[2],TH[1],TH[0]. TL：个位输出，TL[3],TL[2],TL[1],TL[0].
仿真波形：
图18 模60计数器仿真波形图
模24计数器原理同模60，个位为3，十位为2时置位为0，即将个位的QB，
QA和十位的QB经与非门接入LDN。
电路图如下：
10