同者,是把各种尚未封装成体的IC,以\裸体芯片\方式,直接用传统\或新式的 Flip Chip 或TAB 之方式,组装在电路板上.如同早期在板子上直接装一枚芯片的电子表笔那样,还需打线及封胶,称为COB(Chip On Bond)做法.但如今的 MCM 却复杂了许多,不仅在多层板上装有多枚芯片,且直接以\凸块\结合而不再\打线\是一种高层次 (High End) 的微电子组装.MCM的定义是仅在小板面上,进行裸体芯片无需打线的直接组装,其芯片所占全板面积在 70%以上.这种典型的MCM共有三种型式即 (目前看来以D型最具潜力): MCM-L:系仍采用PCB各种材质的基板(Laminates),其制造设傋及方法也与PCB完全相同,只是较为轻薄短小而已.目前国内能做IC卡,线宽在5mil孔径到 10 mil 者,将可生产此类 MCM .但因需打芯片及打线或反扣焊接的关系,致使其镀金\凸块\的纯度须达99.99%,且面积更小到1微米见方,此点则比较困难.MCM-C:基材已改用混成电路(Hybrid)的陶瓷板(Ceramic),是一种瓷质的多层板(MLC),其线路与Hybrid类似,皆用厚膜印刷法的金膏或钯膏银膏等做成线路,芯片的组装也采用反扣覆晶法.MCM-D:其线路层及介质层的多层结构,是采用蒸着方式(Deposited)的薄膜法,或Green Tape的线路转移法,将导体及介质逐次迭层在瓷质或高分子质的底材上,而成为多层板的组合,此种 MCM-D 为三种中之最精密者.
42、OLB(Outer Lead Bond)外引脚结合
是\卷带自动结合\Automatic Bonding)技术中的一个制程站是指TAB 组合体外围四面向外的引脚,可分别与电路板上所对应的焊垫进行焊接,称为\外引脚结合\这种TAB组合体亦另有四面向内的引脚,是做为向内连接集成电路芯片(Chip 或称芯片)用的,称为内引脚接合(ILB),事实上内脚与外脚本来就是一体.故知TAB技术,简单的说就是把四面密集的内外接脚当成\桥梁\而以OLB 方式把复杂的IC芯片半成品,直接结合在电路板上,省去传统IC事先封装的麻烦.
43、Packaging封装,构装
此词简单的说是指各种电子零件,完成其\密封\及\成型\的系列制程而言.但若扩大延伸其意义时,那幺直到大型计算机的完工上市前,凡各种制造工作都可称之为\互连构装\若将电子王国分成许多层次的阶级制度时(Hierarchy),则电子组装或构装的各种等级,按规模从小到大将有:Chip(芯片、芯片制造),Chip Carrier(集成电路器之单独成品封装),Card(小型电路板之组装),及Board(正规电路板之组装)等四级,再加\系统构装\则共有五级.
44、Passive Device(Component)被动组件(零件)
是指一些电阻器(Resistor)、电容器(Capacitor),或电感器(Incuctor)等零件.当其等被施加电子讯号时,仍一本初衷而不改变其基本特性者,谓之\被动零件\相对的另有主动零件(Active Device),如晶体管(Tranistors)、二极管(Diodes)或电子管(Electron Tube)等.
45、Photomask光罩
这是微电子工业所用的术语,是指半导体晶圆(Wafer)在感光成像时所用的玻璃底片,其暗区之遮光剂可能是一般底片的乳胶,也可能是极薄的金属膜(如铬).此种光罩可用在涂有光阻剂的\硅晶圆片\面上进行成像,其做法与PCB很相似,只是线路宽度更缩细至微米(1~2μm)级,甚至次微米级(0.5μm)的精度,比电路板上最细的线还要小100倍.(1 mil＝25.4μm).
46、Pin Grid Array(PGA)矩阵式针脚封装
是指一种复杂的封装体,其反面是采矩阵式格点之针状直立接脚,能分别插装在电路板之通孔中.正面则有中间下陷之多层式芯片封装互连区,比起\双排插脚封装体\更能布置较多的I/O Pins.附图即为其示意及实物图.
47、Popcorn Effect爆米花效应
原指以塑料外体所封装的IC,因其芯片安装所用的银膏会吸水,一旦未加防范而径行封牢塑体后,在下游组装焊接遭遇高温时,其水分将因汽化压力而造成封体的爆裂,同时还会发出有如爆米花般的声响,故而得名.近来十分盛行P-BGA的封装组件,不但其中银胶会吸水,且连载板之BT基材也会吸水,管理不良时也常出现爆米花现象.
48、Potting铸封,模封
指将容易变形受损,或必须隔绝的各种电子组装体,先置于特定的模具或凹穴中,以液态的树脂加以浇注灌满,待硬化后即可将线路组体固封在内,并可将其中空隙皆予以填满,以做为隔绝性的保护,如TAB电路、集成电路,或其它电路组件等之封装,即可采用Potting法.Potting与Encapsulating很类似,但前者更强调固封之内部不可出现空洞(Voids)的缺陷.
49、Power Supply电源供应器
指可将电功供应给另一单元的装置,如变压器(Transfomer)、整流器(Rectifier)、滤波器(Filter)等皆属之,能将交流电变成直流电,或在某一极限内,维持其输入电压的恒定等装置.
50、Preform预制品
常指各种封装原料或焊接金属等,为方便施工起见,特将其原料先做成某种容易操控掌握的形状,如将热熔胶先做成小片或小块,以方便称取重量进行熔化调配.或将瓷质IC 熔封用的玻璃,先做成小珠状, 或将焊锡先做成小球小珠状,以利调成锡膏(Solder Paste)等,皆称为Preform.
51、 Purple Plague紫疫
当金与铝彼此长久紧密的接触,并曝露于湿气以及高温(350℃以上)之环境中时,其接口间生成的一种紫色的共化物谓之Purple Plague.此种\紫疫\具有脆性,会使金与铝之间的\接合\出现崩坏的情形,且此现象当其附近有硅(Silicone)存在时,更容易生成\三元性\的共化物而加速恶化.因而当金层必须与铝层密切接触时,其间即应另加一种\屏障层\以阻止共化物的生成.故在TAB上游的\凸块\制程中,其芯片(Chip)表面的各铝垫上,必须要先蒸着一层或两层的钛、钨、铬、镍等做为屏障层,以保障其凸块的固着力.(详见电路板信息杂志第66期P.55).
52、Quad Flat Pack(QFP)方扁形封装体
是指具有方型之本体,又有四面接脚之\大规模集成电路器\的一般性通称.此类用于表面黏装之大型IC,其引脚型态可分成J型脚(也可用于两面伸脚的SOIC,较易保持各引脚之共面性Coplanarity)、鸥翼脚(Gull Wing)、平伸脚以及堡型无接脚等方式.平常口语或文字表达时,皆以QFP为简称,亦有口语称为Quad Pack.大陆业界称之为\大型积成块\
53、Radial Lead放射状引脚
指零件的引脚是从本体侧面散射而出,如各种DIP或QFP等,与自零件两端点伸出的轴心引脚(Axial lead)不同.
54、Relay继电器
是一种如同活动接点的特殊控制组件,当通过之电流超过某一\定值\时,该接点会断开(或接通),而让电流出现\中断及续通\的动作,以刻意影响同一电路或其它电路中组件之工作.按其制造之原理与结构,而制作成电磁圈、半导体、压力式、双金属之感热、感光式及簧片开关等各种方式的继电器,是电机工程中的重要组件.
55、Semi-Conductor半导体
指固态物质(例如Silicon),其电阻系数(Resistivity)是介乎导体与电阻体之间者,称为半导体.
56、Separable Component Part可分离式零件
指在主要机体上的零件或附件,其等与主体之间没有化学结合力存在,且亦未另加保护皮膜、焊接或密封材料(Potting Compound)等补强措施;使得随时可以拆离,称为\可分离式零件\
57、Silicon硅
是一种黑色晶体状的非金属原素,原子序14,原子量28,约占地表物质总重量比的25%,其氧化物之二氧化硅即砂土主要成份.纯硅之商业化制程,系将 SiO2 经由复杂程序的多次还原反应,而得到99.97%的纯硅晶体,切成薄片后可用于半导体\晶圆\的制造,是近代电子工业中最重要的材料.
58、Single-In-line Package(SIP)单边插脚封装体
是一种只有一直排针柱状插脚,或金属线式插脚的零件封装体,谓之SIP
59、Solder Bump焊锡凸块
芯片(Chip)可直接在电路板面上进行反扣焊接(Filp Chip on Board),以完成芯片与电路板的组装互连.这种反扣式的COB覆晶法,可以省掉芯片许多先行封装 (Package) 的制程及成本.但其与板面之各接点,除PCB需先备妥对应之焊接基地外,芯片本身之外围各对应点,也须先做上各种圆形或方形的微型\焊锡凸块\当其凸块只安置在\芯片\四周外围时称为FCOB,若芯片全表面各处都有凸块皆布时,则其覆晶反扣焊法特称为\简称C4法.
60、Solder Colum Package锡柱脚封装法
是IBM公司所开发的制程.系陶瓷封装体 C-BGA以其高柱型锡脚在电路板上进行焊接组装之方法.此种焊锡柱脚之锡铅比为90/10,高度约150mil,可在柱基加印锡膏完成熔焊.此锡柱居于PCB与 C-BGA之间,有分散应力及散热的功效,对大型陶瓷零件 (边长达35mm~64mm)十分有利.
61、Spinning Coating自转涂布
半导体晶圆(Wafer)面上光阻剂之涂布,多采自转式涂布法.系将晶圆装设在自转盘上,以感光乳胶液小心浇在圆面中心,然后利用离心力 (Centrifugal Force)与附着力两者较劲后的平衡,而在圆面上留下一层均匀光阻皮膜的涂布法称之.此法亦可用于其它场合的涂布施工.
62、Tape Automated Bonding (TAB)卷带自动结合
是一种将多接脚大规模集成电路器(IC)的芯片(Chip),不再先进行传统封装成为完整的个体,而改用TAB载体,直接将未封芯片黏装在板面上.即采\聚亚醯胺\之软质卷带,及所附铜箔蚀成的内外引脚当成载体,让大型芯片先结合在\内引脚\上.经自动测试后再以\外引脚\对电路板面进行结合而完成组装.这种将封装及组装合而为一的新式构装法,即称为TAB法.此 TAB 法不但可节省 IC 事前封装的成本,且对 300 脚以上的多脚VLSI,在其采行 SMT 组装而困难重重之际,TAB将是多脚大零件组装的新希望(详见电路板信息杂志第66期之专文).
63、Thermocompression Bonding热压结合
是 IC的一种封装方法,即将很细的金线或铝线,以加温加压的方式将其等两线端分别结合在芯片(芯片)的各电极点与脚架(Lead Frame)各对应的内脚上,完成其功能的结合,称为\热压结合\简称T.C.Bond.
64、Thermosonic Bonding热超音波结合
指集成电路器中,其芯片与引脚间\打线结合\的一种方法.即利用加热与超音波两种能量合并进行,谓之 Thermosonic Bonding,简称 TS Bond.
65、Thin Small Outline Packange(TSOP) 薄小型集成电路器
小型两侧外伸鸥翼脚之\其脚数的约 20~48脚,含脚在内之宽度6~12mm,脚距0.5mil.若用于 PCMCIA或其它手执型电子产品时,则还要进一步将厚度减薄一半,称为TSOP.此种又薄又小的双排脚IC可分为两型; TypeⅠ 是从两短边向外伸脚,TypeⅡ是从两长边向外伸脚.
66、Three-Layer Carrier三层式载体
这是指\卷带自动结合\式\芯片载体\的基材结构情形,由薄片状之树脂层(通常用聚亚醯胺之薄膜)、铜箔,及居于其间的接着剂层等三层所共同组成,故称为 Three-Layer Carrier.相对有\两层式载体\即除掉中间接着剂层的TAB产品.
67、Transfer Bump移用式突块,转移式突块
卷带自动结合式的芯片载体,其内引脚与芯片之结合,必须要在芯片各定点处,先做上所需的焊锡突块或黄金的突块,当成结合点与导电点.其做法之一就是在其它载体上先备妥突块,于进行芯片结合前再将突块转移到各内脚上,以便继续与芯片完成结合.这种先做好的突块即称为\移用式突块\
68、Transistor晶体管
是一种半导体式的动态零件(Active Components),具有三个以上的电极,能执行整流及放大的功能.其中芯片之原物料主要是用到锗及硅元素,并刻意加入少许杂质,以形成负型(n Type)及正型(p Type)等不同的简单半导体,称之为\晶体管\此种 Transistor有引脚插装或SMT黏装等方式.
69、Ultrasonic Bonding超音波结合
是利用超音波频率(约10 KHz)振荡的能量,及机械压力的双重作用下,可将金线或铝线,在IC半导体芯片上完成打线的操作.
70、Two Layer Carrier两层式载体
这也是\卷带式芯片载体\的一种新材料,与业界一向所使用的三层式载体不同.其最大的区别就是取消了中间的接着剂层,只剩下\的树脂层及铜箔层等两层直接密贴,不但在厚度上变薄及更具柔软性外,其它性能也多有改进,只是目前尚未达到量产化的地步.
71、Very Large-Scale Integration(VLSI)极大规模集成电路器
凡在单一晶粒(Die)上所容纳的半导体(Transistor)其数量在 8 万个以上,且其间互联机路的宽度在1.5μ(60μin)以下,而将此种极大容量的晶粒封装成为四面多接脚的方型 IC 者,称为 VLSI .按其接脚方式的不同,此等 VLSI有J型脚、鸥翼脚、扁平长脚、堡型垫脚,等多种封装方式.目前容量更大接脚更多(如250脚以上)的 IC ,由于在电路上的 SMT 安装日渐困难,于是又改将裸体晶粒先装在 TAB 载架的内脚上,再转装于 PCB 上;以及直接将晶粒反扣覆装,或正贴焊装在板面上,不过目前皆尚未在一般电子性工业量产中流行.
72、Wafer晶圆
是半导体组件\晶粒\或\芯片\的基材,从拉伸长出的高纯度硅元素晶柱 (Crystal Ingot)上,所切下之圆
形薄片称为\晶圆\之后采用精密\光罩\经感光制程得到所需的\光阻\再对硅材进行精密的蚀刻凹槽,及续以金属之真空蒸着制程,而在各自独立的\晶粒或芯片\上完成其各种微型组件及微细线路.至于晶圆背面则还需另行蒸着上黄金层,以做为晶粒固着(Die Attach) 于脚架上的用途.以上流程称为Wafer Fabrication.早期在小集成电路时代,每一个6吋的晶圆上制作数以千计的晶粒,现在次微米线宽的大型VLSI,每一个8吋的晶圆上也只能完成一两百个大型芯片.Wafer的制造虽动辄投资数百亿,但却是所有电子工业的基础.
73、Wedge Bond楔形结合点
半导体封装工程中,在芯片与引脚间进行各种打线;如热压打线 TC Bond、热超音波打线TS Bond、及超音波打线UC Bond等.打牢结合后须将金线末端压扁拉断,以便另在其它区域继续打线.此种压扁与拉断的第二点称为 Wedge Bond.至于打线头在芯片上起点处,先行压缩打上的另一种球形结合点,则称为 Ball Bond.左四图分别为两种结合点的侧视图与俯视图,以及其等之实物体.Welding熔接也是属于一种金属的结合(Bonding)方法,与软焊(soldering或称锡焊)、硬焊(Brazing)同属\冶金式\的结合法.熔接法的强度虽很好,但接点之施工温度亦极高,须超过被接合金属的熔点,故较少用于电子工业.
74、Wire Bonding打线结合
系半导体 IC封装制程的一站,是自IC晶粒 (Die或 Chip)各电极上,以金线或铝线(直径3μ)进行各式打线结合,再牵线至脚架(Lead Frame)的各内脚处续行打线以完成回路,这种两端打线的工作称为 Wire Bond.
75、Zig-Zag In-Line Package (ZIP)链齿状双排脚封装件
凡电子零件之封装体具有单排脚之结构,且其单排脚又采不对称\交错型式\的安排,如同拉链左右交错之链齿般,故称为Zig-Zag式.ZIP是一种低脚数插焊小零件的封装法,也可做成表面黏装型式.不过此种封装法只在日本业界中较为流行.
76、ASIC Application Specific Integrated Circuit
特定用途之集成电路器是依照客户特定的需求与功能而设计及制造的IC,是一种可进行小量生产,快速变更生产机种,并能维持低成本的IC.
77、BGA Ball Grid Array
矩阵式球垫表面黏装组件(与PGA类似,但为S MD)
78、BTAB Bumped Tape-Automated Bonding
已有突块的自动结合卷带指TAB卷带的各内脚上已转移有突块,可用以与裸体得片进行自动结合.
79、C-DIP Ceramic Dual -in-line Package 瓷质双祭脚封装体(多用于IC)
80、C4 Controlled Collapse Chpi connection 可总握高度的裸体芯片反扣熔塌焊接
81、CMOS Complimentary Metal-Oxide Semiconductor
互补性金属氧化物半导体 (是融合P通路及N通路在同一片\金属氧化物半导体\上的技术)