87654321扬声器87654321扬声器译码器译码器译码器译码器译码器译码器译码器译码器译码器译码器译码器SPEAKERPIO39-PIO36PIO43-PIO40PIO47-PIO44D8DD7CD6BD5AD4DD3CD2BD1APIO10FPGA/CPLD目标芯片CLOCK0PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44D8PIO15D7PIO14D6PIO13D5PIO12D4PIO11D3PIO10D2PIO9D1PIO8FPGA/CPLD目标芯片PIO15-PIO8PIO7PIO6PIO5PIO4PIO3PIO2PIO1PIO0CLOCK0CLOCK2CLOCK5CLOCK9预置串行输入数PIO8PIO11PIO9串行输入脉冲D16D15D14HEX键4HEX键3HEX键2HEX键1CLOCK2CLOCK5CLOCK9PIO15-12PIO7-4PIO3-0D16D15D14D13D12D11D10D9单脉冲单脉冲HEX键8键7键6键5单脉冲单脉冲单脉冲单脉冲单脉冲单脉冲单脉冲单脉冲实验电路结构图NO.8键8键7键6键5键4键3键2键1实验电路结构图NO.9SPEAKER
附图10 实验电路结构图NO.8 附图11 实验电路结构图NO.9
PIO48PIO10PIO47PIO14PIO39PIO38PIO37PIO36PIO35PIO34PIO33PIO32PIO24PIO25PIO26GND12345678910111213141516A18/A19A16A14(A15)A12A7A6A5A4A3A2A1A0D0D1D2GND（拨码1：“ROM使能 ON”即将CS1接地）VCC10KVR1滤波1A/D使能转换结束比较器DS8使能5th使能ROM使能VCCA18/A15/WEA17/VCCWR/A146264A1362256A8628128A92764A1127256OE27512A1027010CS127020D727040D627080D5D4D3RAM/ROM32313029282726252423222120191817VCCPIO9PIO49PIO46PIO45PIO11PIO12PIO13PIO62PIO15PIO31PIO30PIO29PIO28PIO27628128(PIN30->VCC,PIN3->A14,PIN29->WE，PIN31->A15 )29C040(PIN31->WE,PIN1->A18,PIN30->A17,PIN3->A15,PIN29->A14)27040(PIN31->A18,PIN30->A17,PIN3->A15,PIN29->A14)27020(PIN30->A17,PIN3->A15,PIN29->A14)27010(PIN30->VCC,PIN3->A15,P29->A14)注意，PIO62 同时是键11的信号线VCCRAM/ROM使能GND87654321ON拨码开关msb2-12-2EU1750KHZACLOCK2-310ADC08092-42-52-6AIN02-726lsb2-8IN-027EOCIN-1AIN1ADD-A1ADD-B(24)0ADD-C(23)2ALE+5V12ENABLEref(+)16ref(-)STARTVCC4513拨码1：ROM/RAM使能，即它们的CS1接地拨码2：默认关闭 向上拨，由厂家通知升级拨码4：8数码管显示开关，默认打开拨码5：应用LM311使能，见下图拨码6：ADC0809转换结束使能，见左图拨码7：ADC0809使能，默认关闭，见左图拨码8：DAC0832输出滤波使能6J6178VGA24 视频接口35101314R76 200R（PIO60）R77 200R78 200G（PIO61）B（PIO63）PIO76PIO77PS/2上接口GND2120191881514177925226VCC4513J7PS/2下接口拨码6PIO33PIO35拨码7PIO34PIO46PIO45PIO23PIO22PIO21PIO20PIO19PIO18PIO17PIO16PIO32PIO8HS（PIO64）VS（PIO65）GND87654321扬声器（拨码8：“滤波1 ON”即连接滤波电容）滤波1103COMM657.2K7TL082/2译码器译码器译码器译码器译码器译码器译码器译码器PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32PIO39-PIO36PIO43-PIO40PIO47-PIO44D8PIO15D7PIO14D6PIO13D5PIO12D4PIO11D3PIO10D2PIO9D1PIO8PIO7PIO6PIO5PIO4PIO3PIO2PIO1PIO0SPEAKERAOUTR725.1K2WR1DAC08329EU2FBIOUT1IOUT2PIO24PIO25PIO26PIO27PIO28PIO29PIO30PIO31765416151413D0D1D2D3D4D5D6D7/CSWR2XFERA GNDD GND111211817310+1251pFC27234TL082/123LM311-12PIO3781VCCAIN0CLOCK0CLOCK2CLOCK5CLOCK9PIO15-PIO810K+128D16D15D14D13D12D11D10D9FPGA/CPLD目标芯片键8键7键6键5键4键3键2键1实验电路结构图NO.58VREF20VCCVCC4-12COMP+5（拨码5：“比较器ON”即连接PIO37与COMP）
附图7 实验电路结构图NO.5
87654321扬声器SPEAKERPIO22-PIO16 接 g,f,e,d,c,b,aPIO30-PIO24 接 g, f, e, d, c, b, a 七段PIO38-PIO32 接 g, f, e, d, c, b, aPIO46-PIO40 接 g, f, e, d, c, b, a D8D7D6D5D4直接与(7段显示器相接)D3D2D1PIO22-PIO16PIO30-PIO24PIO38-PIO32PIO13D16PIO12D15PIO11D14PIO10D13D12PIO9D11PIO8HEXHEX键1PIO46-PIO40FPGA/CPLDPIO16目标芯片PIO17PIO18CLOCK0PIO19CLOCK2PIO20CLOCK5PIO21CLOCK9PIO22PIO23PIO13-PIO8PIO7-PIO4PIO3-PIO0键8键7键6键5键4键3键2实验电路结构图NO.6
式： 8数码管扫描式显示，输入信号高
附图8 实验电路结构图NO.6附图12 GW48-PK2上扫描显示模式时的连接方
电平有效
GNDD+（PIO65）D-（PIO64）VCCPIO68PIO69PIO70PIO71PIO72PIO73PIO74PIO75RESETP30P31PIO78PIO79PIO76PIO77PIO67PIO66X2X1GND12345678910111213141516171819204039383736353433323130292827262524232221VCCP00P01P02P03P04P05P06P07EAALEPSENP27P26P25P24P23P22P21P20VCCGNDP24P23P07P06P05P04P03P02P01P00P20P21P222019181716151413121110987654321USBSLAVE复位键接PC机串行通讯接口532LCD液晶显示屏B4RS-232接口电路OOOOPIO64PIO65TO FPGATO MCUAT89C51选择开关
附图11实验电路结构图COM（GW48-PK2上液晶与单片机以及FPGA的I/O口的连接方式，Cyclone和20K系列器件通用。）
1P228oP227oP214oP213oP179oP178oP11oP23oP5oVCCIOoVCCoGNDo2321oP208clk0ooP207PIO45ooP194PIO43ooP193PIO41ooP156NCooNCGNDooP175PIO37ooP143PIO35ooP144PIO33ooP177PIO31oo-12VPIO29oo+12VPIO27o2423EP1C6/12目标板插座2oPIO46oPIO44oPIO42oPIO40oPIO39oPIO38oPIO36oPIO34oPIO32oPIO30oPIO28oPIO26241P26oP28oP53oP55oP57oP59oP61oP62oP82oVCCIOoVCCoGNDo232oP27oP31oP54oP56oP58oNCoP60oP79oP91oP94o-12Vo+12V2412clk0ooP130P127ooP128P125ooP126P123ooP124NCooP100GNDooPIO38PIO37ooPIO36PIO35ooPIO34PIO33ooPIO32PIO31ooPIO30PIO29ooPIO28PIO27ooPIO262324EP1C3目标板插座目标板插座2
附图19GW_ADDA板插座引脚
第三节 超高速A/D、D/A板GW_ADDA说明
GW_ADDA板含两片10位超高速DAC（转换速率最高150MHz）和一片8位ADC（转换速率最高50MHz），另2片3dB带宽大于260MHz的高速运放组成变换电路。主要用于基于SOPC的DSP设计、电子设计竞赛和科研开发等。
附图15/16是他们的电路图及与FPGA的引脚连接图。
GW_ADDA板上所有的A/D和D/A全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder工具的设计。GW_ADDA板上工作时钟必须由FPGA的I/O口提供，且DAC和ADC的工作时钟是分开的。无法直接利用MATLAB和DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone中的PLL的到几乎任何时钟频率。由此即可测试ADC和DAC的最高转换频率。
两个电位器可分别调协两个D/A输出的幅度（输出幅度峰峰值不可大于5V，否则波形失真）；模拟信号从接插口的2针“AIN”输入，J1和J2分别是模拟信号输出的PA、PB口，也可在两挂钩处输出，分别是两个10位DA5651输出口。
注意，使用A/D，D/A板必须打开GW48-PK2主系统板上的+/-12V电源，用后关闭！
5510/5540D7D6D5D4D3D2D1D0数据输出 Pin213Pin214Pin193Pin227Pin194Pin228Pin207Pin208D9D8D7D6D5D4D3D2D1D0数据输入Pin141(PIO36)Pin158(PIO37)Pin159(PIO38)Pin160(PIO39)Pin161(PIO40)Pin162(PIO41)Pin163(PIO42)Pin164(PIO43)Pin165(PIO44)Pin166(PIO45)数据输入Pin128(PIO26)Pin132(PIO27)Pin133(PIO28)Pin134(PIO29)Pin135(PIO30)Pin136(PIO31)Pin137(PIO32)Pin138(PIO33)Pin139(PIO34)Pin140(PIO35)Pin167(PIO46)D9D8D7D6D5D4D3D2D1D0模拟信号输入56515651超高速D/A模拟信号输出超高速D/A超高速A/DAINADCLKPin144AOUT（A）A口输出DACLKDACLKAOUT（B）B口输出模拟信号输出
附图15 SOPC GWAC6/12 板AD_DA 板接口原理图
5510/5540D7D6D5D4D3D2D1D0数据输出 Pin55Pin53Pin56Pin28Pin54Pin26Pin31Pin27D9D8D7D6D5D4D3D2D1D0数据输入Pin77(PIO36)Pin78(PIO37)Pin83(PIO38)Pin100Pin124Pin123Pin126Pin125Pin128Pin127Pin130DACLK数据输入Pin67(PIO26)Pin68(PIO27)Pin69(PIO28)Pin70(PIO29)Pin71(PIO30)Pin72(PIO31)Pin73(PIO32)Pin74(PIO33)Pin75(PIO34)Pin76(PIO35)D9D8D7D6D5D4D3D2D1D0模拟信号输入56515651超高速D/A模拟信号输出超高速D/A超高速A/DAINADCLKPin91AOUT（A）A口输出DACLKAOUT（B）B口输出模拟信号输出
附图16 EDA GWAC3板AD_DA 板接口原理图
第四节 步进电机和直流电机使用说明
Ap相步进电机Bp相Cp相Dp相MA1相PIO61直流电机MA2相PIO60contPIO66转速计数JM1:直流电机开关跳线JM2:电机计速开关
PIO65PIO64PIO63PIO62JM0:步进电机开关跳线附图18 电机引脚连接原理图
附图18是实验系统上的两个电机的引脚图，是以标准引脚方式标注的，具体引脚要查附录第3节表。例如步进电机的Ap相接PIO65，对于SOPC板的EP1C6查表，对应引脚为：219。
直流电机的MA1和MA2相为PWM输入控制端，cont为光电输出给FPGA的转速脉冲，接PIO66。 注意，不作电机实验时要通过3个跳线座，禁止它们；如其中JM0是步进电机的开关跳线，如此等等。
附图13 GW48-CK系统的VGA和RS232引脚连接图
第五节 SOPC适配板使用说明
GW48-SOPC系统上的主适配板主要针对Cyclone（EP1C6/12）系列器件。该适配板主要由大规模FPGA、A/D，D/A器件、RAM、FLASH、运放、高频时钟、不同模式配置块组成：
1、JTAG PORT：JTAG口，用于编程开发、测试和SOPC软件调试，使用中应该将所配的10芯线与GW48-PK2主系统左侧的ByteBlasterMV（ByteBlasterII）口相连。
2、AS PORT：若欲对Cyclone器件掉电保护的Flash 器件“EPCS1/4”的编程选择；将10芯编程线连接GW48-PK2主系统右侧的ByteBlasterII口和主适配板的“AS PORT”下载口，OK！
3、主适配板的RS232口是用于Nios系统C程序调试的。
RS232 1口与Cyclone的引脚连接方式是：RXD接P170脚；TXD接176脚。 4、在主适配板下方的GW2RAM板：含两片16位高速SRAM和一片Flash ROM，主要用于SOPC设计，作为Nios CPU的外围接口存储器，是用于进行SOPC Nios嵌入式系统实验开发用的。