13. 在微型机系统中，外围设备通过__ A.适配器____与主板的系统总线相连接。
14. 计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于___ D. 冯.诺依曼___型计算机。
15. 在多级存储体系中，“cache—主存”结构的作用是解决_D. 主存与CPU速度不匹配_的问题。
16. 采用虚拟存贮器的主要目的是__ B. 扩大主存贮器的存贮空间，并能进行自动管理和调度____。
1. 一个定点数由A._符号位_和 B. _数值域_两部分组成。根据小数点位置不同，定点数有 C. _纯小数_和纯整数之分。
2. 指令系统是表征一台计算机性能的重要因素，它的A. _ .格式_和 B. _功能_不仅影响到机器的硬件结构，而且也影响到 C. _系统软件_。
3. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. _ Cache _，B. _浮点_运算器和 C. _存储_管理等部件。
4. 总线是构成计算机系统的A. _互联机构_，是多个B. _系统功能_部件之间进行数据传送的 C. _公共_通道
5. 每一种外设都是在它自己的A。_设备控制器_控制下进行工作，而A则通过 B. _适配器_和 C. _主机_相连并受C 控制。
6. 在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有A. _ DMA _方式， B. _通道_方式，和 C. _外围处理机_方式。
7. DMA技术的出现使得A. _外围设备_可通过 B. _ DMA控制器_直接访问 C. _内存_。 8. 形式指令地址的方式，称为A._ 指令寻址_方式，有 B. _顺序_寻址和 C. _跳跃_寻址。 9. CPU从A. _存储器_取出一条指令并执行这条指令的时间和称为 B. _指令周期_。由于各种指 令的操作功能不同，各种指令的指令周期是 C. _不相同的_____。
10. 微型机算计机的标准总线从16位的A. __ISA_总线，发展到32位的 B. _EISA__总线和 C. _VISA_总线，又进一步发展到64位的PCI总线。 11. VESA标准是一个可扩展的标准，它除兼容传统的A. ___VGA_等显示方式外，还支持 B. __1280*1024____像素光栅，每像素点 C. __24位____颜色深度。 12. 中断处理过程可以A. __嵌套_进行。B._优先级高_的设备可以中断C._优先级低_的中断服务程序。
1. 求浮点数-16.75的规格化机器数表示，设阶码用4位移码（包含一位符号位）表示，尾数用8位补码（包含一位符号位）表示。
阶码用4位移码（包含一位符号位）表示（在前），尾数用8位补码（包含一位符号位）表示（在后）：110110111101
2.. 已知x=-0.1001B,y=0.1101B,试用补码加减交替法求[x/y]的值
四、（10分）根据下面的接口示意图，说明以程序查询方式进行数据输入输出的实现过程。
解：以程序查询方式进行数据输入输出的过程如下：
①先向设备发出命令字，请来求数据传送；图8.1中的S信号实现这一功能，它将“忙”触发器置“1”，启动设备，并将“就绪”触发器置
“0”；表示设备尚未准备好或工作尚未完成。
②CPU重复检查“就绪”触发器是否置“1”，这一功能是通过从I/O接口读入状态字实现的。
③设备将数据送入接口的数据寄存器（输入时）或者从接口的数据寄存器取走数据（输出时），随后将“就绪”触发器置“1”，发出Ready信号。
④CPU检查到“就绪”触发器置“1”，即收到Ready信号后，从接口数据寄存器取走数据（输入时）或将数据送入接口数据寄存器（输出时），并复位“就绪”触发器，到此完成一次输入输出。
五、（15分）某机器中，已知配有一个地址空间为0000H—1FFFH的ROM区域，现在用一个SRAM芯片（8K×8位）形成一个16K×16位的ROM区域，起始地址为2000H 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0 ，数据总线为D15——D0，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：
(1) 满足已知条件的存储器，画出地址码方案。 (2)画出ROM与RAM同CPU连接图。
解 ：存储器地址空间分布如图5.1所示，分三组，每组8K×16位。 由此可得存储器方案要点如下：
（1）组内地址 ：A12 ——A0 （A0为低位）； （2）组号译码使用2 ：4 译码器；
（3） RAM1 ，RAM 2 各用两片SRAM芯片位进行并联连接，其中一片组成高8位，另一片组成低8位。
（4）用 MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （5）CPU的R / W 信 号与SRAM的WE端连接，当R / W = 1时存储器执行读操作， 当R / W = 0时，存储器执行写操作。如图5.2
六、（15分）某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式，并说明理由。
解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。
经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下： 01c 01b
直接控制 10f 10i a c d g 11g 11j
4位 2位 2位
2． 设存储器容量为2M字，字长64位，模块数M = 8,分别用顺序方式和交叉方式进行组织，存储周期T = 200ns,数据总线宽度64位，总线传送周期为τ= 50ns. 问：顺序存储器和交叉存储器带宽各是多少？
解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是 q = 64位 × 8 =512位
顺序存储器和交叉存储器连续读出8个字所需的时间分别是 t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 (S)
t1 = T + (m-1)t =200ns + 7×50ns = 550ns = 5.5 × 10-7 (S) 顺序存储器带宽 W2 = q/t2 = 512 / (16×10-7) = 32 × 107(位/S) 交叉存储器带宽 W1 = q/t1 = 512/ (5.5×10-7) = 73 × 107(位/S)