型双线性变换法。
4.2基于DSP的IIR数字滤波器的硬件设计 4.2.1 硬件设计总体方案
TI公司的2000系列和5000系列的DSP都通用型的芯片，考虑到2000系列的DSP多用于控制方面，而5000系列较2000系列具有更高的时钟频率、更低的价格和更加强大的运算功能，所以在数字滤波器系统的设计中采用了TI公司的一款高性能、低功耗的定点DSP: TMS320VC5402。该DSP具有较快的运算速度:运算速度最快可达532MIPS；采用了低功耗设计方式：内核电压为1.8V，I/O电压为3.3 V。数字滤波系统的具体方案框图如图6所示：
ADCTMS320VC5402FLASHSRAMJTAG时钟电源
DAC 图4数字滤波器系统方案框图
通常的设计中会采用SV供电并行的ADC（模数转换）和DAC（数模转换）芯片与DSP连接，传输数据过程中会占用总线的时间，而且需要采用多片电平转换器件将SV电平转换为3.3V的逻辑电平。考虑到TMS320VC5402的片上包含两个McBSP(多通道缓冲串行口)接口，可以将这两个通道模仿实现SPI的时序，因此本设计中采用了SPI接口器件，ADC芯片采用的是TLV 1570，实现将需要滤波信号从模拟转换到数字信号的实时采样。数模转换芯片采用的是TLV 5608，实现滤波后的信号从数字信号恢复为所需要的模拟信号。JTGA口供DSP芯片下载程序调试。
4.2.2复位电路设计
为了确保系统能够稳定的工作，复位电路是系统中必不可少的电路。电源刚加上电时，TMS320VC5402芯片处于复位状态，瓜S为低使芯片复位。为使芯片初始化正确，一般应保证爪s为低至少持续3个CLKOuT周期。但是，在上电后，系统的晶体振荡器一般需要几百毫秒的稳定期，～般为100-200ms。对于实际的DSP应用系统，特别是产品化的DSP系统，其可靠性是一个不容忽视的问题。由于DSP系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现
6
死机现象。为了克服这种情况，除了在软件上做一些保护措施外，硬件上也必须做相应的处理。硬件上最有效的保护措施就是采用具有监视(Watchdog)功能的自动复位电路。自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次复位的功能。其基本原理就是通过电路提供一个高低电平发生变化的信号，如果在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常并重新对系统进行复位。根据上述原理，在本系统的设计中采用了ADM706TAR 芯
片。该芯片具有上电复位功能，电压监测功能和看门狗功能。
T1TPS76818QDVCC12INOUTEN#PG431U20A12274F04T2TPS75733KTTEN#OUTINU?GND3S1SW-SPST1T3PS3823-33DBVTVccRESET#MR#WDI432/RSTXFreset复位电路图5 复位电路
4.2.3时钟电路设计
给DSP芯片提供时钟一般有两种方法。一种是利用DSP芯片内部所提供的晶振电路，在DSP芯片的X1和x2／cuⅡN之阃连接一晶体可启动内部振荡器， 晶体应为基本模式，且为并联谐振。另一种方法是将外部的时钟源直接输入X2／CLKIN引脚，X1悬空。采用封装好的晶体震荡器，这种方法使用方便，因此得到了广泛的应用，只要在引脚4 上加电压，引脚二接地，就可以在引脚3上得到所需的时钟。早期的DSP芯片一般工作频率较低，因此其工作频率与外部提供的频率相等或者是外部频率的2分频和4分频。随着DSP芯片速度的提高，如果仍然采用这种方式，则要求夕}部频率很高，这样会引发高频干扰，影响系统的稳定性。因此，现在的DSP芯片一般提供多种工作方式。不仅具有传统的分频方式，而且采用更加灵活的可编程PLL方式。1MS320Vc5402内部具有一个可编程锁相环(PLL)，可以配置为以下两种工作模式：PLL模式，输入时钟乘以一个1≈1 之间的常数：DIV模式，输入时钟除以2或4。软件可编程Pu。受一个存储器映射(地址为58h)的时钟模式寄存器CLKMD控制，CLKMD用于定义Pu。时钟模块的配置。复位后CLKMD的值根据DSP芯片三根输入引脚Cu(MDl一Cu(MD3确定从而确定DSP的工作时钟。表中是DSP复位时钟模式设定，从表中可以看出，不同的CLKMDl一CLKMD3值对应相应的时钟模式。例如：设CIKMDl一CLKMD3=010，则时钟模式是PLL*5，如果外部的晶体频率是20MHz，则复位后DSP的工作频率为5X20=100MHz[17】。由于DSP的程序需要从外部低速EPROM中调入，可以采用较低工作频率的DSP复位时钟模式，待程序全部调入内部快速RAM后，再用软件重新配置CLKMD的值，使芯片工作在较高的频率上。
C3CAPY1CRYSTALC2CAPCLOCK时钟电路 X1
7
图6 时钟电路
4.2.4电源设计
为了降低芯片的功耗，DsP5402芯片采用低电压供电方式，并且采用内核电压和I／O电压分开的方式。TMS320VC5402芯片电源分为两种，即内核电压(CVdd)和I／O电压(Dvdd)，其中，I／O电源一般采用3．3V电压，而内核电源电压为1．8V。TMS320VC5402的电流消耗主要取决于器件的激活度，CVdd消耗的电流主要取决于CPU的激活度。外设消耗的电流取决于正在工作的外设及其速度。一般的，与CPU相比，外设消耗的电流比较小。时钟电路也需要消耗一小部分的电流，而且这部分电流是恒定的，与CPU和外设的激活度无关。CVdd为器件的所有内部逻辑提供电流，包括CPU、时钟电路和所有外设。DVdd只为外部接口引脚提供电压，消耗的电流取决于外部输出的速度和数量，以及在这些输出上的负载电容。根据设计的具体电路可一计算出3．3V电源所消耗的电流<60mA， 1．8V电源所消耗的电流<30mA，因此可以得出该系统在全速工作的状态下，最大功耗为250mA。在本系统的设计中采用了两片AMSlll7来提供DSP芯片的加电源和内核电源。AMSlll7为最大输出电流可达800mA的LDO(Low Dropout Voltage Regulator)，包含1．8V、3．3V等固定电压输出几种类型。由于LDO的功耗为10，而系统的输入电压为5V，为将低整个系统的功耗，将AMSlll7-1．8的输入直接接至0 AMSlll7．3．3的输出端，而不是直接接到5V 电源电压上，这样系统功耗将降低51roW。系统在工作状态下．逻辑电平在不停的快速发生变化，因此系统的电源也会出现不同程度的波动，为保证系统的电源完整性，在输入5V电源、3．3V电源、1．8V电源的输出处都增加了大容量的储能电容，在所有芯片的各个电源管脚处都增加了去耦电容。由于有两个电源，需要考虑的～个问题是加电次序。理想情况下，DSP芯片上的两个电源同时加电，但是在一些场合很难做到。如果不能做到同时加电，应先对DVdd加电，然后对CVdd加电。DVdd应不超过CVdd电压2V。
power电源+10R15100KR16100KC12R120.15kC547ufC6R140.1uf1K1234567891011121314123456tms73hd3017891011121314TPS73HD30128272625242322212019181716152827262524232221201918171615out 5.5vR171Kout 5.5vout 3.3vC810ufout 3.3vLED2C701.UFR131KR1810KC910uf
图7 电源电路
4.2.5 JTAG接口设计
JTAG(JointTestActionGroup)是1985年制定的检测PCB和IC芯片的一个标准，1990年被修改后成
8
为IEEE的一个标准，即IEEEll49．1．1990。通过这个标准，可对具有JTAG接口的芯片的硬件电路进行边界扫描和故障检测。具有JTAG接口的芯片，相关JTAG引脚的定义为：TCK为损4试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输出，数据通过TDO引脚从JTAG接ISl输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。设计一个DSP系统，一般必须考虑系统的软件硬件调试，调试DSP系统一般离不开DSP仿真器。而仿真器通过仿真接口实现与DSP之间的数据交互。设计仿真接口比较简单，只要根据DSP芯片所提供的接口类型按照相应的接口标准即可。图4．5为JTAG仿真接口定义。 JTAG接口IDC14135791113TMSTDIVCCTDOTRETTCKEM0TRSTGNDNCGNDGNDGNDEM12468101214VCCR110kR210k+3.3V 图8 JTAG电路
4.2.6内部存储单元及外部存储扩展
内部存器
TMS320C54X内一般包括192K字的可寻址存储器空间：64K字程序空间， 64K字数据空问和64K字的I／0空间。片内存储器的结构和容量根据芯片的型号有所区别，但都包含随机存取存储器(RAM)和只读存储器(ROM)。其中RAM又可以分为两种类型：单访问RAM(SARAM)和双访问RAM(DARAM)。当处理器发出的地址处在片内存储器的范围内时，就对片内的RAM或数据ROM寻址。当数据存储器地址产生器发出地址不在片内存储器的范围内，处理器就会自动对外部数据存储器寻址
9
+3.3V+3.3VC6A0.1uFC7A0.1uFU101133181920212224252627424344123452328VCCVCCA16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0NCNCCE#OE#WE#LB#UB#D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0GNDGNDIS61LV12816641173940383736353231302916151413109871234D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0R1210KR11360R10360A13A12A11A10A9A8A7A6A5A4A3A2A1A0。
MEMORY存储器图9 存储器及扩展电路
4.2.7外部总线及外部存储器接口
通常一个DSP系统除了DSP芯片外，还需要外部的存储器。外部存储器一般有两种，一种是存储程序和固定数据的EPROM／PROM，一种是可读可写的快速RAM。目前市场上的EPROM工作电压一般为5V，与3．3VDSP芯片相接时需要考虑电平转换，丽且体积都较大。FLASH存储器与EPROM相比，具有更高的性能价格比，而且体积小、功耗低、可电擦写，使用比较方便，3．3V Hash 可直接与DSP相接。因此采用Flash存储器存储程序和固定数据是一种比较好的选择。TMS320VC5402通过外部总线与外部存储器以及I／O设备相连。外部总线接口由数据总线、地址总线以及一组控制信号组成，可以用来寻址
【20】
片外存储器和I／0口。主要外部接口信号见表4．1。
10