* AGND：模拟信号地 * DGND：数字信号地 DAC0832芯片：
DAC0832管脚图
DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。 1.DAC0832的结构
DAC0832中有两级锁存器，第一级锁存器称为输入寄存器，它的锁存信号为ILE；第二级锁存器称为DAC寄存器，它的锁存信号为传输控制信号。因为有两级锁存器，DAC0832可以工作在双缓冲器方式，即在输出模拟信号的同时采集下一个数字量，这样能有效地提高转换速度。此外，两级锁存器还可以在多个D/A转换器同时工作时，利用第二级锁存信号来实现多个转换器同步输出。
LE为高电平、和为低电平时，为高电平，输入寄存器的输出跟随输入而变化；此后，当由低变高时，为低电平，资料被锁存到输入寄存器中，这时的输入寄存器的输出端不再跟随输入资料的变化而变化。对第二级锁存器来说，和同时为低电平时，为高电平，DAC寄存器的输出跟随其输入而变化；此后，当由低变高时，变为低电平，将输入寄存器的资料锁存到DAC寄存器中。 2. DAC0832的引脚特性
DAC0832是20引脚的双列直插式芯片。各引脚的特性如下：
CS——片选信号，和允许锁存信号ILE组合来决定是否起作用，低有效。 ILE——允许锁存信号，高有效。 WR1——写信号1，作为第一级锁存信号，将输入资料锁存到输入寄存器（此时，必须和、ILE同时有效），低有效。
WR2——写信号2，将锁存在输入寄存器中的资料送到DAC寄存器中进行锁存（此时，传输控制信号必须有效）低有效。
XFER——传输控制信号，低有效。 DI7~DI0——8位数据输入端。
IOUT1——模拟电流输出端1。当DAC寄存器中全为1时，输出电流最大，当DAC寄存器中全为0时，输出电流为0。
11
IOUT2——模拟电流输出端2。IOUT1+IOUT2=常数。
Rfb——反馈电阻引出端。DAC0832内部已经有反馈电阻，所以，RFB端可以直接接到外部运算放大器的输出端。相当于将反馈电阻接在运算放大器的输入端和输出端之间。
VREF——参考电压输入端。可接电压范围为±10V。外部标准电压通过VREF与T型电阻网络相连。
VCC——芯片供电电压端。范围为+5V~+15V，最佳工作状态是+15V。 AGND——模拟地，即模拟电路接地端。 DGND——数字地，即数字电路接地端。 3.DAC0832的工作方式
DAC0832进行D/A转换，可以采用两种方法对数据进行锁存。 第一种方法是使输入寄存器工作在锁存状态，而DAC寄存器工作在直通状态。具体地说，就是使和都为低电平，DAC寄存器的锁存选通端得不到有效电平而直通；此外，使输入寄存器的控制信号ILE处于高电平、处于低电平，这样，当端来一个负脉冲时，就可以完成1次转换。
第二种方法是使输入寄存器工作在直通状态，而DAC寄存器工作在锁存状态。就是使和为低电平，ILE为高电平，这样，输入寄存器的锁存选通信号处于无效状态而直通；当和端输入1个负脉冲时，使得DAC寄存器工作在锁存状态，提供锁存数据进行转换。
根据上述对DAC0832的输入寄存器和DAC寄存器不同的控制方法，DAC0832有如下3种工作方式：
⑴单缓冲方式。单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。
⑵双缓冲方式。双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输出资料到DAC寄存器，即分两次锁存输入资料。此方式适用于多个D/A转换同步输出的情节。
⑶直通方式。直通方式是资料不经两级锁存器锁存，即 CS*，XFER* ，WR1* ，WR2* 均接地，ILE接高电平。此方式适用于连续反馈控制线路和不带微机的控制系统，不过在使用时，必须通过另加I/O接口与CPU连接，以匹配CPU与D/A转换。
5.SRAM芯片6264。
6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造 A12～A0（address inputs）：地址线，可寻址8KB的存储空间。 D7～D0（data bus）：数据线，双向，三态。
OE（output enable）：读出允许信号，输入，低电平有效。 WE（write enable）：写允许信号，输入，低电平有效。
CE1（chip enable）：片选信号1，输入，在读/写方式时为低电平。
12
CE2（chip enable）：片选信号2，输入，在读/写方式时为高电平。 VCC：+5V工作电压。 GND：信号地。 6264的操作方式：
6264的操作方式由, CE1 , CE2的共同作用决定
①写入：当和为低电平，且和CE2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。
②读出：当和为低电平，且和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。
③保持：当为高电平，CE2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。
微处理器通过数据总线、地址总线及控制总线与存储器连接，如下图所示：
地址总线
CPU 存储器 数据总线 控制总线
地址总线为地址信号，用来指明选中的存储单元地址。 数据总线为数据信号，它是微处理器送往存储器的信息或存储器送往微处理器的信息。它包括指令和数据。
控制总线发出存储器读写信号，以便从ROM、RAM中读出指令或数据，或者向RAM写入数据。
在微机系统中，常用的静态RAM有6116、6264、62256等。在本实验中使用的是6264。6264为8K╳8位的静态RAM，其逻辑图如下：
其中A0～12为13根地址线，I/O0～7为8根数据线，CS1 、CS2为两个片选端，OE为数据输出选通端，WR为写信号端。其工作方式见下表： CE1 CE2 OE WE 方式 D0-D7 H
* * 13
* 未选中 高阻 * L L L L L H H H H * H L H L
* H H L L 未选中 输出禁止 读 写 写 高阻 高阻 Dout Din Din 6.可编程并行I/O接口芯片8155 H
8155是Intel公司生产的可编程并行I/O接口芯片，有3个8位并行I/O口。具有3个通道3种工作方式的可编程并行接口芯片（40引脚）。 其各口功能可由软件选择，使用灵活，通用性强。8155可作为单片机与多种外设连接时的中间接口电路。
8155作为主机与外设的连接芯片，必须提供与主机相连的3个总线接口，即数据线、地址线、控 制线接口。同时必须具有与外设连接的接口A、B、C口。由于8155可编程,所以必须具有逻辑控制部分，因而8155内部结构分为3个部分：与CPU连接 部分、与外设连接部分、控制部分。
8155引脚图如下：
8155各引脚功能说明如下：
RST：复位信号输入端，高电平有效。复位后，3个I/O口均为输入方式。 AD0～AD7：三态的地址/数据总线。与单片机的低8位地址/数据总线（P0口）相连。单片机与8155之间的地址、数据、命令与状态信息都是通过这个总线口传送的。
RD：读选通信号，控制对8155的读操作，低电平有效。 WR：写选通信号，控制对8155的写操作，低电平有效。
14
CE：片选信号线，低电平有效。
IO/M ：8155的RAM存储器或I/O口选择线。当IO/M ＝0时，则选择8155的片内RAM，AD0～AD7上地址为8155中RAM单元的地址（00H～FFH）；当IO/M ＝1时，选择 8155的I/O口，AD0～AD7上的地址为8155 I/O口的地址。 ALE：地址锁存信号。8155内部设有地址锁存器，在ALE的下降沿将单片机P0口输出的低8位地址信息及 ，IO/ 的状态都锁存到8155内部锁存器。因此，P0口输出的低8位地址信号不需外接锁存器。
PA0～PA7：8位通用I/O口，其输入、输出的流向可由程序控制。 PB0～PB7：8位通用I/O口，功能同A口。
PC0～PC5：有两个作用，既可作为通用的I/O口，也可作为PA口和PB口的控制信号线，这些可通过程序控制。
TIMER IN：定时/计数器脉冲输入端。 TIMER OUT：定时/计数器输出端。 VCC：＋5V电源。
8155的地址编码及工作方式 在单片机应用系统中，8155是按外部数据存储器统一编址的，为16位地址，其高8位由片选线 提供， CE＝0，选中该片。
当 CE＝0，IO/M ＝0时，选中8155片内RAM，这时8155只能作片外RAM使用，其RAM的低8位编址为00H～FFH；当 CE＝0，IO/M ＝1时，选中8155的I/O口，其端口地址的低8位由AD7～AD0确定，如表6-6所示。这时，A、B、C口的口地址低8位分别为01H、02H、03H（设地址无关位为0）。 7.74LS373锁存器
当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。
引出端符号：
D0～D7 数据输入端
OE 三态允许控制端（低电平有效） LE 锁存允许端 O0~O7 输出端
15