本科毕业设计说明（论文）
第 16 页 共 38 页
用时，每位能吸收电流的
方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1 口
P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。与AT89C51 不同之处是，P1.0 和P1.1 还可分别作为定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX）， P2 口
P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问外部程序存储器或16 位地址的外部数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX@RI 指令）时，P2 口输出P2锁存器的内容。 Flash编程或校验时，P2亦接收高位地址和一些控制信号。 P3 口
P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。 P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能 P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。 RST
复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。 ALE/PROG
当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地
16
本科毕业设计说明（论文）
第 17 页 共 38 页
址的低8 位字节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。 如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条
MOVX 和MOVC指令才能将ALE 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时， 应设置ALE 禁止位无效 PSEN
程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52 由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP
外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000H—FFFFH），EA 端必须保持低电平（接地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU 则执行内部程序存储器中的指令。 Flash存储器编程时，该引脚加上+12V 的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。 XTAL1
振荡器反相放大器及内部时钟发生器的输入端。 XTAL2
振荡器反相放大器的输出端。
2.2.3AT89C52的数据存储
AT89C52 有256 个字节的内部RAM，80H-FFH 高128 个字节与特殊功能寄存器（SFR）地址是重叠的，也就是高128字节的RAM 和特殊功能寄存器的地址是相同的，但物理上它们是分开的。
当一条指令访问7FH 以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128 字节RAM 还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。
17
本科毕业设计说明（论文）
第 18 页 共 38 页
例如，下面的直接寻址指令访问特殊功能寄存器0A0H（即P2 口）地址单元。 MOV 0A0H，#data
间接寻址指令访问高128 字节RAM，例如，下面的间接寻址指令中，R0 的内容为0A0H，则访问数据字节地址为0A0H，而不是P2 口（0A0H）。
MOV @R0，#data
堆栈操作也是间接寻址方式，所以，高128 位数据RAM 亦可作为堆栈区使用。 ·定时器0和定时器1：
AT89C52的定时器0和定时器1 的工作方式与AT89C51 相同。
2.3 光电传感器介绍
光电传感器是采用光电元件作为检测元件的传感器。它首先把被测量的变化转换成光
信号的变化，然后借助光电元件进一步将光信号转换成电信号。
光电传感器是各种光电检测系统中实现光电转换的关键元件，它是把光信号（光电、可见及紫外光辐射）转变成为电信号的器件。光电传感器在一般情况下，有三部分构成，它们分为：发送器、接收器和检测电路。发送器对准目标发射光束，发射的光束一般来源于半导体光源，发光二极管(LED)、激光二极管及光电发射二极管。光束不间断地发射，或者改变脉冲宽度。接收器有光电二极管、光电三极管、光电池组成。在接收器的前面，装有光学元件如透镜和光圈等。在其后面是检测电路，它能滤出有效信号和应用该信号。此外，光电开关的结构元件中还有发射板和光导纤维。
光电开关传感器(图)
18
本科毕业设计说明（论文）
第 19 页 共 38 页
2.4 BISS0001芯片介绍
BISS0001是一款具有较高性能的传感信号处理集成电路，它配以光电传感器和少量外接元器件构成被动式的光电开关。它能自动快速开启各类白炽灯、荧光灯、蜂鸣器、自动门、电风扇、烘干机和自动洗手池等装置，特别适用于企业、宾馆、商场、库房及家庭的过道、走廊等敏感区域，或用于安全区域的自动灯光、照明和报警系统。它不仅能和光传感器的输出良好地匹配，而且也能和其他多种传感器进行匹配。它的内部由运算放大器、电压比较器、与门电路、状态控制器、定时控制器、锁定时间控制器和禁止电路等组成。BISS0001采用16脚标准型塑料封装结构。
1脚（A）为触发方式控制端，当A＝1时，电路可重复触发；当A＝0时，电路不可重复触发。
2脚（V0）为控制信号输出端，当有传感信号输人时，V0输出高电平。
3脚（RX）和4脚（CX）为输出定时控制器T，的外接元件端，定时时间为：TX＝50×103RXCX。
5脚（Ri）和6脚Ci）为锁定时间控制器Υi的外接元件，锁定时间Ti＝24RiCi。 7脚（VSS）为电源正端。
8脚（VRF）为参考电压及复位端，使用时一般接VDD，若按ⅤSS，可使定时器复位。 9脚（Vc）为触发禁止端，当VC＜VR时禁止触发；当VC＞VR时，允许触发，VR＝0.2VDD. 10脚（IB）为偏置电流设置端，由外接电阻RB接ⅤSS端，RB一般取1MΩ的电阻。 11脚（VDD）为电源正、负端。 12脚（OUT2）为第二级运放的输出端 13脚（IN2-）为第二级运放的反相输人端。 14脚（IN1+）第一运放的同相输入端。 15净（IN1-）第一运放的反相输入端。 16脚（OUT1）为第一运放的输出端。 2.4.1 BISS0001的内部结构及特点
运算放大器OPl将光电传感器的输出信号作第一级放大，然后由C3耦合给运算放大
19
本科毕业设计说明（论文）
第 20 页 共 38 页
器01：'2进行第二级放大，再经由电压比较器COPl和ODP2构成的双向鉴幅器处理后，检出有效触发信号VS去启动延迟时间定时器，输出信号VO经晶体管T1放大驱动继电器去接通负载。
BISS0001的特点：
*CMOS工艺，公耗低 *数模混合
*具有独立的高输入阻抗运算放大器 *内部的双向鉴幅器可有效抑制干扰 *内设延迟时间定时器和封锁时间定时器 *采用16脚DIP封装 * 内置参考电源
*工作电压范围宽（3V～5V)
2.4.2 BISS001管脚图及管脚说明
图2-3BISS001管脚图
表2-1 BISS0001管脚说明 引脚 称 1 名/O A I 可重复触发和不可重复触发选择端。当A为“1”时，允许重复触发；反之，不可I功能说明 重复触。 2 O 3 R-输出延迟时间Tx的调节端 VO 控制信号输出端。由VS的上跳变沿触发，使Vo输出从低电平跳变到高电平时视为 有效触发。在输出延迟时间Tx之外和无VS的上跳变时，Vo保持低电平状态。 20