74LSl 8l的逻辑功能进行验算，即M=1。具体操作如下：关闭数据输入三态门SWB’=1，打开ALU输出三态门ALUB’=0，当置S3、S2、S1、S0、M为11111时，总线指示灯显示DR1中的数，而置成10101时总线指示灯显示DR2中的数
（4）验证74LSl81的算术运算和逻辑运算功能（采用正逻辑）
在给定DRl＝35、DR2=48的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入实验报告表中，并和理论分析进行比较、验证。
三、实验电路
本实验中使用的运算器数据通路如图1.1所示。
四、74LS181功能表
实验中用到的运算器74LS181功能表如表1.1所示。
表1.1 运算器74LS181功能表（正逻辑） Ｍ＝０（算数运算） S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 4位ALU 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F=A F=A+B F=A+B F=减1 Ｃn=1 无进位 Ｃn=0 有进位 F=A加1 F=（A+B）加1 F=（A+ B）加1 F=0 F=A加（A*B）加1 F=A减B F=（A*B） F=A加A*B加1 F=A加B加1 F=A*B F=A加A加1 F=(A+B)加A加1 F=(A+ B)加A加1 F=A Ｍ＝１ （逻辑运算） F= A F=（A+B） F= A*B F=0 F= (A*B) F=(A⊕B) F=(A* B) F= A+B F= (A⊕B) F=A*B F=1 F=A+B F=A+B F=A F=A加（A*B） F=A减B减1 F=（A*B）减1 F=A加A*B F=A加B F=（A+B）加A*B F=A*B减1 F=A加A F=（A+B）加A F=（A+B）加A F=A减1 F=（A+B）加（A*B） F=(A+B)加(A* B)加1 F= B F=(A+ B)加A*B加1 F=B 其中：“+”表示或运算；“*”表示与运算；“⊕”表示异或运算
- 8 -
图1.1 运算器数据通路
- 9 -
五、实验数据
1、实验数据记录 加数1 DR1 加数2 DR2 M＝0（算术运算） S3 S2 S1 S0 Cn=1 无进位 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 35 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ 48 1 0 0 0 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ Cn=0 有进位 F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ F＝ M＝1 （逻辑运算）
- 10 -
2 、 理论计算结果 加数1 DR1 加数2 DR2 M＝0（算术运算） S3 S2 S1 S0 0 0 0 0 Cn=1 无进位 F＝（35） F＝（B2） F＝（34） F＝（FF） 0 0 0 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 1 Cn=0 有进位 F＝（36） M＝1 （逻辑运算） F＝（CA） F＝（82） 35 48 F＝（7D） F＝（7E） F＝（B3） F ＝（B7） F＝（35） F ＝（35） F＝（00） F＝（00） F＝（B7） F＝（35） F＝（6A） F＝（6B） F ＝（FF） F＝（B2） F＝（B3） F＝（34） F ＝（35） 六、思考题
1、在向DR1和DR2寄存器置数时S3、S2、S1、S0、M、Cn如何设置？ 2、DR1置数完成后，如果不关闭控制端，LDDR1会怎样？
3．为什么在读取74LS181的输出结果时要打开输出三态门的控制端ALUB’ ？
- 11 -
实验二 带进位控制8位算术逻辑运算实验
一、实验目的
1、验证带进位控制的算术逻辑运算发生器74LSl8l的功能。 2、按指定数据完成几种指定的算术运算。
二、实验内容
1、实验原理
带进位控制运算器的实验原理如图2.1所示，在实验一的基础上增加进位控制部分，其中高位74LS181（U31）的进位CN4通过门UN4E、UN2C、UN3B进入UN5B的输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。AR是电平控制信号（低电平有效），可用于实现带进位控制实验。从图中可以看出，AR必须为“0”电平，D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入。才可以将本次运算的进位结果CY锁存到进位锁存器74LS74（UN5B）中。
2、实验接线
实验连线(1)～(5)同实验一，详细如下： （1）ALUBUS~连EXJ3； （2）ALUO1连BUSl； （3）SJ2连UJ2；
（4）跳线器J23上T4连SD；
（5）LDDRl、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式)； （6）AR、299B跳线器拨在左边，同时开关AR拨在“0’’电平，开关299B拨在“1”电平；
（7）J25跳线器拨在右边。
（8）总清开关拨在“1”电平。若总清开关拨在“0”电平，Cy清零。 3、实验步骤
（1）仔细查线无误后，接通电源。
（2）用二进制数码开关KDO～KD7向DRl和DR2 寄存器置数。
- 12 -