方法：关闭ALU输出三态门ALUB=1，开启输入三态门SWB=0，输入脉冲T4按手动脉冲发生按钮产生。如果选择参与操作的两个数据分别为55H、AAH，将这两个数存入DR1和DR2的具体操作步骤如下： KD7～KD0 10101010 数据开关置数 ALUB=1 SWB=0 KD7～KD0 01010101 数据开关置数 ALUB=1 SWB=0 开输入三态门 LDDR1=1 LDDR2=0 T4= 数据存入寄存器DR1 开输入三态门 LDDR1=0 LDDR2=1 T4= 数据存入寄存器DR2
（3）开关ALUB=0，开启输出三态门，开关SWB=1，关闭输入三态门，同时让LDDR1=0，LDDR2=0。
（4）如果原来有进位，CY=1，进位灯亮，但需要清零进位标志时，具体操作方法如下：
? AR信号置为“0”电平，DRl寄存器中的数应小于FF。 ? S3、S2、S1、S0、M的状态置为0 0 0 0 0。 ? 按动手动脉冲发生开关，CY=0，即清进位标志。
注：进位标志指示灯CY亮时，表示进位标志为“1”，有进位；
进位标志指示灯CY灭时，表示进位位为“0”，无进位。 （5）验证带进位运算及进位锁存功能 这里有两种情况：
? 进位标志已清零，即CY=0，进位灯灭。
? 使开关CN=0，再来进行带进位算术运算。例如步骤（2）参与运算的两个数
为55H和AAH，当S3、S2、S1、S0状态为10010，此时输出数据总线显示灯上显示的数据为DRl加DR2再加初始进位位“1” （因CN=0），相加的结果应为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。
? 使开关CN=1，当S3、S2、S1、S0状态为10010，则相加的结累ALU=FF，
并且不产生进位。
? 原来有进位，即CY=1，进位灯亮。
此时不考虑CN的状态，再来进行带进位算术运算。同样步骤（2）参与运算的
- 13 -
两个数为55H和AAH，当S3、S2、S1、S0、M状态为10010，此时输出数据总线显示灯上显示的数据为DRl加DR2再加当前进位标志CY，相加的结果同样为ALU=00，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。
三、实验电路
带进位控制运算器的实验原理电路如图2.1所示。
四、验证两种操作下带进位的运算功能的实验数据记录
① Cy=0 进位灯灭
运算后 DR1 DR2 S3 S2 S1 S0 M=0,CN=0(带进位算术运算) 进位状态 运算结果 8CH 9FH 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 Cy 理论计算 结果
- 14 -
② Cy=1 进位灯亮 运算后 DR1 DR2 S3 S2 S1 S0 M=0, Cy=1(带进位算术运算) 进位状态 运算结果 Cy 理论计算 结果 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 8CH 9FH
五、思考题
1、如何在进位运算操作前对进位标志清零？
2、在进行进位运算操作时，在何种情况下要对进位标志清零？ 3、分析硬件电路说明在什么条件下，才能锁存8位运算后的进位标志？
- 15 -
- 16 -
路通据数的器算运制控位进带 1.2图
实验三 16位算术逻辑运算实验
一、实验目的
1、验证算术逻辑运算功能发生器 74LS181的16位运算组合功能。 2、掌握16位运算器的数据传送通路组成原理。 3、按要求和给出的数据完成几种指定的算术逻辑运算。
二、实验内容
1、实验原理
16位运算器数据通路如图3.1所示，其中运算器由四片74LS181以并／串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33’）到ALUO1’插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29’、U30）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。
2、实验接线
本实验需用到6个主要模块：① 低8位运算器模块；② 数据输入并显示模块；③ 数据总线显示模块；④ 功能开关模块（借用微地址输入模块）；⑤ 高8位运算器模；⑥ 高8位（扩展）数据总线显示模块。
根据实验原理详细接线如下（接线①～⑤同实验一）： ① ALUBUS连EXJ3； ② ALUO1连BUS1； ③ SJ2连UJ2；
④ 跳线器J23上T4连SD；
- 17 -