2009/2010 学年第 一 学期末考试试题答案及评分标准
（A卷）
得分
一、 填空题（20分,每空格1分）
1、一个完整的VHDL语言程序通常包含 实体（entity） ， 构造体（architecture）， 配置（configuration）， 包集合（package）和 库（library） 5各部分。 2、在一个实体的端口方向说明时，输入使用in表示，那么构造体内部不能再使用的输出是用 out 表示；双向端口是用 inout 表示；构造体内部可再次使用的输出是用 buffer 表示；
3、一个构造体可以使用几个子结构，即相对比较独立的几个模块来构成。VHDL语言可以有以下3种形式的子结构描述语句： BLOCK 语句结构； PROCESS 语句结构和SUBPROGRAMS结构。
4、VHDL的客体，或称数据对象包括了常数、 变量variable 和 信号signal 。 5、请列出三个VHDL语言的数据类型，如实数、位等。 位矢量 ， 字符 ， 布尔量 。 6、设D0为'0', D1为'0', D2为'1', D3为'0', D0 & D1 & D2 & D3的运算结果是“0010”， D3 & D2 & D1 & D0的运算结果是“0100”。
7、构造体的描述方式包括三种，分别是 寄存器传输（RTL）描述方法或称数据流 ； 构造体的结构描述方式 和 构造体的行为描述方式 。 得分 二、 判断对错并给出判断依据（20分，每小题5分，判断对错2分，给出正确答案3分） 1、传统的系统硬件设计方法是采用自上而下（top down）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottom up）的设计方法。 （ × ） 传统的系统硬件设计方法是采用自下而上（bottom up）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自上而下（top down）的设计方法
1
2、VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体 （ √ ）
3、一个VHAL程序中仅能使用一个进程（process）语句。 （ × ）
可以使用多个进程语句。
4、VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。 （ × ）
逻辑运算符<关系运算符<乘法运算 得分 三、判断题（10分）
use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;
library ieee;
以上库和程序包语句有无错误？ 有 ，有的话请在原程序相应位置改正。
(2)
entity rom is port( addr: in std_logic_vector(0 to 3); ce: in std_logic; data:out std_logic_vector(7 downto 0) ; )； end rom;
以上port语句有无错误？ 有 ，有的话请在原程序相应位置改正。 (4)
architecture behave of rom is begin
process（ce,addr） begin if ce='0' then (6)
2
case addr is when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\
| |
when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when \ data<=\ when others=> data<=\end case; (8)
else data<=\ end if; end process; (10)
end behave;
以上architecture中有哪些错误？请在原程序相应位置改正。 得分 四、 编程题（共50分）
1、请补全以下二选一VHDL程序（本题10分） Entity mux is
port(d0,d1,sel:in bit;
q:out BIT ); (2)
end mux;
architecture connect of MUX is (4) signal tmp1, TMP2 ,tmp3:bit; (6) begin cale:
3
block begin
tmp1<=d0 and sel;
tmp2<=d1 and (not sel)
tmp3<= tmp1 and tmp2;
q <= tmp3; (8)
end block cale;
end CONNECT ; (10)
2、编写一个2输入与门的VHDL程序，请写出库、程序包、实体、构造体相关语句，将端口定义为标准逻辑型数据结构（本题10分）
a b
LIBRARY IEEE;
&
y
USE IEEE.STD_LOGIC_1164.ALL; （2） ENTITY nand2 IS
PORT (a，b:IN STD_LOGIC; （4） y:OUT STD_LOGIC); （6） END nand2;
ARCHITECTURE nand2_1 OF nand2 IS （8） BEGIN
y <= a NAND b; --与y <=NOT( a AND b);等价 （10） END nand2_1;
3、根据下表填写完成一个3-8线译码器的VHDL程序（16分）。
4
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY decoder_3_to_8 IS
PORT (a,b,c,g1,g2a,g2b:IN STD_LOGIC;
y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); （2） END decoder_3_to_8;
ARCHITECTURE rtl OF decoder_3_to_8 IS
SIGNAL indata:STD_LOGIC_VECTOR (2 DOWNTO 0); （4） BEGIN
indata <= c & b & a; （6） PROCESS (indata,g1,g2a,g2b) BEGIN
IF (g1 = '1' AND g2a = '0' AND g2b = '0' ) THEN （8） CASE indata IS
WHEN \ WHEN \ WHEN \ （10） WHEN \ WHEN \ WHEN \ WHEN \ （12） WHEN \
5