微电流源电路 根据电路原理分析得：
由此可知：只要确定IO和Re2就能确定IR，由此可以确定电阻R的值。 差动放大电路：
根据三极管电流IC=βIB的关系，被测物理量β转换成集电极电流IC 而集电极电阻不变，利用差动放大电路对被测三极管集电极上的电压进行采样，。差动放大电路原理如下：
当它在静态平衡时，要求必须满足： 1、静态的含义：无外信号输入。
2、左图：被测管不工作，取样电阻上无压降的条件对运放即为静态。
3、为保证静态平衡（V+=V-=2.5V)，同、反相输入端需设计分压网络以平衡满足条件。
根据理想运放线性工作状态的特性，利用叠加原理可求得
?Rf?R3Rf?vo??1?v??R?R?Ri2Rvi11?231?
取电路参数：R1=R2=R3=Rf,
vo=vi2-vi1
可见，输出电压值等于两输入电压值相减之差，实现相减功能。 参数的计算
6
依题意有：
〈1〉.T1与T2性能匹配，为PNP三极管
〈2〉.IB的选择应在30μA～40 μA之间为宜 因为：
（1）β 值与Ic有关；
（2）小功率管的β值在Ic ＝2～3mA时较大，而在截止与饱和区较小，测量不
准确。因此，取输出电流Io＝30uA
（3）.因为参考电流IR约为1mA左右,则，由
VCC?VBE1 IR 已知 VBE1=0.7V 得： R1=4.3K，取R1=3.3K
再把 R1=3.3K代回，得出IR=1.35mA,符合要求。
〈4〉.再由：
R1?
已知：VT=26mV 得 R3=3.3K，实际取2.7K。 〈5〉.R2是基极取样电阻，由于基极电流Io＝30uA，所以为了便于测量，R2应取大一点，这里取R2=100K
〈6〉.R4是集电极取样电阻，考虑到VR4〈 5-0.7=4.3V，VR4=Io*?*R4 ?的范围为0—180，即R4〈800，为了便于计算，这里取R4=510（计算时可约为500）
〈7〉.为了减少差动放大电路对被测电压的影响，R5—R8应尽量取大一点，R5=R6=R7=R8=100K，这样才能使差动放大电路起到隔离放大的作用。
综合上述转换电路的电阻值为： R1=3.3K R2=100K R3=2.7K R4=510 R5=R6=R7=R8=100K 元器件说明：
其中运算放大器采用集成电路LM311，LM311采用单电源供电，其内部只由一个运算放大器构成，其封装及内部结构如下所示：
7
LM311封装及内部结构图
2、
电压比较电路
工作原理及元器件说明
其中的运算放大器采用集成电路LM324。它是由四个相同的运算放大器构成的，其封装及内部结构如下所示：
基准电压：由于题目要求将?值的档次分为80～120、120～160及160～200，对应的分档编号分别是1、2、3，则需要多个不同的基准电压，基准电压是采用一个串联的电阻网络对一个固定的电压进行分压得到的。
参数的计算
设计要求显示被测三极管β值范围为80～200，而且，分档显示80～120，120～160，160～200，因此，应通过上级电路计算出的元件取值求得各档次的基准比较电压边值。由R4、IB、被测三极管β值即可计算出对应的基准比较电压：
当β=80时，Ui=VR4=Io*?*R4=0.00003*80*500=1.2V 当β=120时，Ui=VR4=Io*?*R4=0.00003*120*500=1.8V 当β=160时，Ui=VR4=Io*?*R4=0.00003*160*500=2.4V 当β=200时，Ui=VR4=Io*?*R4=0.00003*200*500=3.0V
可以计算出电压比较电路串联网络中各个分压电阻的阻值，5V电源供电，分压总电阻取R=5k： β=80时，R?
VI(Ui)1.2?5k???5k??1.2k? Vcc58
β=120时，R?β=160时，R?β=200时，R?VI(Ui)1.8?5k???5k??1.8k? Vcc5VI(Ui)2.4?5k???5k??2.4k? Vcc5VI(Ui)3?5k???5k??3k? Vcc55个分压电阻分别为：
R13=5000-3000?=2000?, R12=3000-2400?=600?
R11=2400-1800?=600?, R10=1800-1200?=600?, R9=1200? 由于实验实际过程中会因电路的原因是上面电阻不合适，因此此处电阻均采用电位器，方便实验过程中的调试。
3、 编码电路
要把测试结果显示出来必须对结果进行编码译码，所以要设计编码电路对比较结果进行二进制编码，这里我们采用集成芯片8位优先编码器CD4532，其封装图如下：
其中：D0～D7为数据输入端，EI为控制端，Q0～Q2为输出端，VDD接电源VSS接地端，Gs、Eo为功能扩展端。
将??200编码为二进制数4，将160???200编码为二进制数3，将
120???160编码为二进制数2，将80???120编码为二进制数1，将??80编
码为二进制数。
CD4532真值表： 输入 EI D7 D6 D5 D4 D3 D2 D1 D0 输出 GS Q2 Q1 Q0 EO 9
0 1 1 1 1 1 1 1 1 1
X X X X X X X X 0 0 0 0 0 0 0 0 1 X X X X X X X 0 1 X X X X X X 0 0 1 X X X X X 0 0 0 1 X X X X 0 0 0 0 1 X X X 0 0 0 0 0 1 X X 0 0 0 0 0 0 1 X 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 0 根据CD4532的真值表，要使编码电路正常工作，EI、GS应接高电平，VDD接高电平，VSS接低电平，输入端D4——D1分别接比较电路的四个运放输出端，D0接高电平，D7——D5则接低电平。 4、
译码电路
设计方案中译码电路由芯片CD4511完成。其封装图如下：
其中：A、B、C、D为数据输入端，LT、BL、LE为控制端。a～g为输出端，其输出电平可直接驱动共阴数码管进行0～9的显示。
CD4511真值表：
10