12位-AD574A转换器
【摘要】AD574是美国Analog Device公司生产的12位单片A/D转换器。它采用逐次逼近型的A/D转换器，最大转换时间为25us，转换精度为0.05%，所以适合于高精度的快速转换采样系统。芯片内部包含微处理器借口逻辑（有三态输出缓冲器），故可直接与各种类型的8位或者16位的微处理器连接，而无需附加逻辑接口电路，切能与CMOS及TTL电路兼容，在多种复杂环境下能正常工作。 关键词： 高精度 逐次逼近型 转换器
电路工作原理
AD574A是一个完善的12位A/D转换器，不需要外部组件提供完全的逐步逼近模拟数字转换功能。图1所示为AD574A的方块结构图。
图1 AD574A的方块结构图
当控制部分收到初始化转换命令（后边会叙述）时，会开启时钟并把连续逼近寄存器（SAR）全部置零。一旦转换周期开始，它就不能终止或重新开始，也不能从输出缓冲中读数。时钟控制SAR寄存器的时序，SAR会安排好转换周期的顺序并向控制部分返
回一个“转换结束”（end-of-convert）标志。接着，控制部分停止时钟，把输出状态
在转换周期期间, 内部12 位当前的产品DAC 由SAR 程序化从最高位(MSB) 对最低有效位(LSB)通过5 k(或10k) 输入电阻器提供准确地平衡输入信号。比较器确定位电流的连续增大是否造成了DAC当前总电流比输入电流增大或者减小; 如果总电流较小，此位被留下; 如果总电流较大，位被关闭。 在测试完所有位以后， SAR包含了准确表示输入信号在+1/2 LSB之内的12位二进制编码。
温度补偿是外部提供给DAC基准电压并保证准确的转换的时间和温度的稳定性。基准在10.00
0.2%伏之间平衡，当AD574A使用15伏电源时，除了按要求向参考输入
电阻提供0.5mA，向双极偏移电阻提供1mA电流外，它可以给外部负载提供提供高至1.5mA的电流。如果AD574A使用12伏电源，或者外部电流必须在全部温度范围内提供，那么我们推荐使用一个外部的缓冲放大器。任何在AD574A参考手册上的外部负载都必须在转换过程中保持稳定。要调整薄膜应用电容以匹配DAC（数模转换器）的实比例输出电流。有两个5千欧的输入测量电阻允许10伏或20伏的区间。10千欧的双极偏移电容接地用于单极操作，或连接到10伏参考电压上用于双极性操作。
标志位置低，并允许控制函数，以便外部命令可以执行数据读取功能。
AD574模拟输入电压
图2 OP放大器与AD574连接
OP放大器的输出阻抗有一个开环值，在一个封闭回路中，这个值被回路增益（由增加的频率产生）等分。放大器应该至少拥有500kHz的回路增益才能和AD574A一起使用。要检查信号源的输出特性是否合适，就要在转换进行中使用示波镜监控AD574的输入端。每12个干扰应该在1秒以内衰减。
关于取样—保持器的应用，我们推荐AD585型号。我们推荐让AD711型号和AD544
型号取样—保持器应在直流电下工作。
虽然AD574A的转换时间最高为35秒，但为了能够实现几个赫兹的频率的精确12位转换还是需要使用采样－保持放大器（SHA）的。如果一个驱动AD574A的模拟输入信号电压在转换所需的计时周期中变化超过LSB的一半，那么输入端就需要一个SHA。
AD585是一种高线性的采样－保持放大器（SHA），它能够直接驱动AD574A的模拟输入端。AD585的快速采集时间、低孔径和低孔径抖动都很好地使用于高速数据采集系统。考虑到AD574A的转换时间为35秒，并且拥有10Vp-p的输入信号，这是能够实现1.5Hz精确转换时所能用的最高频率。 如图3所示，加上AD585后，最高频率增加到了26kHz。
AD585的低输出阻抗、快速连环反应和低损耗能够在变化的周期性负荷工况下维持12位准确性，使它适当用于高精确度转换。 许多其他SHAs达不到12位转换的准确性，并且可能因而减弱系统。 AD585被推荐应用于AD574A的采样与保持。
图3 带采样保持器AD585的AD574A
AD574A 电源的滤波、良好地校准和远离高频噪声是异常重要的.。噪声补偿的使用会造成不稳定的输出信号。除非特别要求滤掉输出端的电火花，交换式电源电路建议达到12比特的精确度。注意： 一点点毫伏的噪声就代表着12比特ADC（电源）的巨大误差。
电路布局应该尝试定位AD574A,与之相连的相似物输入电路,并使其从逻辑电路上尽可能连接起来.因为这个原因,不推荐使用线路电路结构.应该选择好的印刷的电路体系.
逻辑控制
AD574A包含了芯片上逻辑，可以通过微处理器中通常存在的信号中提供开始转换和读取转换结果操作‖ 如图6是AD574A的内部逻辑电路。
控制信号CE 、CS, 和R/C 控制交换器的操作。R/C 的状态由CE 和CS 两个信号的加入来确定进行数据读取(R/C = 1) 或数据转换(R/C = 0) 。记数器控制输入AO ,12/8 控制转换长度和数据格式。AO 线通常被连结到地址总线的最低有效位。如果AO置低(电位)开始, 按12 位A/D进行转换。当12/8=1时，12位数据线一次读出，主要用于16位微机系统；12/8=0时，可与8位机接口。此引脚输入为高电平时，12位数据并行输出；当此引脚为低电平时，与引脚A0配合，把12位数据分两次输出。12/8的引脚接DIGITAL COMMON输出8位数据12/8引脚接VLOGIC输出12位数据。12/8的引脚不与TTL兼容的，必须和vlogic或者digital连接，在8位模式下，当Ao置高的时候，低4位加上尾随4个0有效。在不需要内部3态缓冲器的情况下，该结构允许直接接口的8位数据流重叠。在读取转换数据操作时不建议ao改变。三态缓冲器不对称的允许与阻止时间可能造成内部总线冲突,对AD574A造成潜在危害.
图4
STS这个输出信号表明了转换器的状况。STS值在转换开始时升高，在转换过程完成后降低回原样。
AD574A 容易联接于多种微处理器和其他数字化系统。 下列AD574A控制信号的计时要求的讨论应该为系统设计者提供有用的对设备的操作了解。
图5
图5显示的是完整的AD574A运作时间矢量图表.坐标轴R/C在CE和CS被捕获之前都应较低;如果R/C显示较高,操作提示会立即发生,并可能引发系统争用.无论CE还是CS都能被用来转换.但是,我们推荐使用CE,因为它比CS有更少的系统延迟,并且能被较快地 输入.在图表7,CE被用来转换.
一旦转换开始STS置成高位，直到转换循环完成,转换开始命令将被忽略。直到转换周期是完全的。在转换期间，输出数据缓冲无效。
图8给出了数据读取操作时间状况,在数据读取过程中, 当CE和R/C都处于高电平(假定CS已经处于低电平)的时候,开始测量访问时间. 如果这时CS能够使得设备工作, 访问时间可延长100纳秒.
图6
在8位的总线接线模式中（和数字公用区连线的12/8 输出）， 地址位AO，必须在CE升高的150毫秒之前和整个读取循环中保持稳定。如果允许AO变化，将会导致对AD574A