1、 封装实现。做封装时，用此命令 －＞
注意，Use Pad Stack 选项需要打勾，这样Pad Stack选项页，才能有效打开。 2、封装实现。用芯片的管脚充当Pad，修改芯片管脚的属性，达成完成封装的目标。 以上两种方法，实现，用于散热，需要放置大一点的过孔，以利于散热。 3、 不修改封装，直接在PCB上实现散热的目的。步骤如下： 一、如图：
Masks选项，TOP Solder与Bottom Solder打勾，此为阻焊。即打开顶层与底层阻焊。 二、在顶层放置FILL，如图：
三、在顶层阻焊TOP Solder层，放置FILL，盖住TOP层的FILL，如图：
4、在底层与底层阻焊层进行相同的操作。
5、打孔。在顶层与底层之间打过孔。过孔孔径需比较大，达到通风散热的目的。 6、注意，绝对需要注意的事项。这几个用于散热的过孔，Solder Mask选项，Tenting选项
绝对不能打勾，打勾会被盖上绿油。
● 在一块区域中，在禁止布线层，画一个区域，此区域内禁止走线与放置任何元器件。如，
在禁止布线局在顶层画了一个圆，此区域内禁止布线。结果打了一个非金属安装孔出来。如果不希望打出安装孔，则在全部操作完成后，删除禁止布线层中的这个圆，达到在这个区域内不走线的目的。
● 在FPGA或CPLD器件中，地址与数据总线布线的时候，总线的管脚信号分配不能太
密。太密，会导致综和的时候，逻辑单元不够。最好的情况是，在每隔四五个信号中间空一个CPLD或FPGA管脚。
● 标号尽可能的标注清楚，在元器件的旁边。标号应和元器件方向一致。以不引起岐义为
目的。
● 过孔的个数越少越好。一个过孔相当于1pF的电容。一个过孔一分钱。
● 吸收或保护器件，距接口，走线越短越粗越好。
● 电源或电压隔离中，4mm的宽度可以耐2000V的电压。如果想通过EMI的测试，需考
虑光耦或PE等的信号信息。
● 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏
感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。
● 过孔
二、过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于： C=1.41εTD1/(D2-D1)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。
三、过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感： L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：
L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不
能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。
四、高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内
存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 生参数。
3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。 4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。
尽管多层板(4层、6层及8层)方案在尺寸、噪声和性能方面具有明显优势，成本压力却促使工程师们重新考虑其布线策略，采用双面板。
全屏：V+F； 查找原件：J+C； 放导线：P+T； 切换测量单位：Q 切换网格：G
Shift + 空格 线的拐角方式选择
按住鼠标右键，鼠标变成手状，可以实现PCB的平移。
布线规则： 1、 走线要短
2、 强电之间，强弱电之间的爬电距离不小于2.5mm，小于时必须割槽，但不能小于2mm。 3、 地线、电源线尽量加粗。高、低速和模、数地线分开一点接线。 4、 CPU的晶振走线一定要短，并尽量用地线包住