图1?5 AD586负基准接线图
问：容性负载是怎么回事?
答：许多基准带有输出放大器，当接上大的容性负载工作时，输出会变得不稳定 并且可能振荡。因此为了减少噪声，在基准输出端接上(几个μF或更大)的大电容是不妥当 的 ，但1～10 nF的电容常常是允许的，有一些基准(如AD588)有减少噪声端，电容可以安全地 接 上去。假如提供强制检测端，在容性负载条件下有可能改善回路动态特性。为弄清楚，请查 阅产品说明和咨询制造厂家应用工程师。即使电路是稳定的，使用大的容性负载也是不合理 的，因为这样会使基准导通时间增加。 问：电源一接通，基准能立即导通吗?
答：决不是这样。在许多基准中驱动基准元件(齐纳管或带隙基准)的电流是从稳 定输出中分流出来的。这种正反馈增加了直流稳定性，但却产生一个阻制启动稳定的“断” 状态 。芯片内部电路为了解决这个问题并且便于启动，通常设计成吸收接近最小的电流，所以许 多基准要稍微慢一点才能达到指标(一般需要1～10 ms)。有些基准确实给出了比较快的 启动特性，但也有一些还是比较慢的。
假如设计师需要在电源接通后要求基准电压能非常迅速地应用于电路中，就要挑选具有 足够快的导通特性的基准，并且应使降噪电容(noise reduction capacitance)最小。为了 使系统省电，基准导通延迟可能会限制数据转换 系统选通供电的机会，即使基准位于转换器芯片内部，这个问题仍然应该 考虑。另外考虑转换器的电源起动特性在这种系统中也是同样重要的。
高精度的基准在电源接通后，芯片达到热稳定之前可能需要一个额外的热稳定周期并且 使 得受热所引起的失调达到它们的最终稳定值，这种影响在产品说明中将会给出，一般不超过 几秒钟的时间。
问：能否使用高精度基准来代替内部基准使转换器更准确?
答：不必要。例如常规的AD574的换代产品——高速AD674B出厂调整好的校准误差 为 0?25%(±10 LSB)，它带有内部基准准确度在±100 mV(1%)以内。因为10 V的0?25%为25 m V，所以满度为10?000 V±25 mV。 假如一个具有1%的AD674B，出厂调整时，用增加1%增益方法使满度成为10?000 V 调整到高 的内部基准(10?1V)，倘若把精确度基准为10?00 V的基准AD588接到AD674B基准的输入端 ，满度就变为10?100 V，误差是原来指标中最大误差的4倍，所以这种做法是不必要的。 时间基准
问：你为什么说系统的时钟是一种基准?
答：这个说法并不是指对模数转换器所施加的转换时钟。原则上它用于数据采集 系统的采样时钟。在这些系统中，对于存储、通信、计算分析或其它处理需要对信号按照预 定的间隔(通常是等间隔)重复采样。采样时钟的品质是系统性能的一个限制因
素。
问：晶体振荡器是非常稳定的，是吗?
答：晶体振荡器虽然具有很好的长期稳定性，但它经常产生短期的相位噪声。如 果设计者不使用晶体振荡器而使用RC弛张振荡器(如555或4046)也会导入相位噪声。弛张振 荡器有很大的相位噪声。
问：怎样才能保证采样时钟具有低的相位噪声?
答：在你的微处理器或数字信号处理器中不能使用晶体振荡器电路作为采样时钟 源。在晶体振荡器电路中尽可能不使用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体 构 成的，这不仅对长期稳定性没有好处，而且会引入比一个简单的晶体管振荡器还坏的相位噪 声 。另外来自处理器的数字噪声，或者从集成封装的其它门电路来的数字噪声(假设逻辑门用 作振荡器)将作为相位噪声出现在振荡器输出端。 理想情况下，可使用一只晶体管或场效应管作为晶体振荡器和具有一个逻辑门的缓冲器。 这个逻辑门和振荡器本身具有去耦极好的电源。集成封装的门电路将不被采用，因为来自那 里的逻辑噪声将对信号相位调制(它们可以用在直流场合，但不能用于快速开关状态)。
假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器，要使这个分 频器的电源与系统逻辑分别进行去耦，以使电源噪声避开相位调制时钟。 采样时钟电源线应远离所有的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离 低电平模拟信号线，以免使之恶化。
问：你已经告诉我不要使用处理器中的时钟振荡器作为采样的时钟源。为什么不能 使用?因为这些信号之间有一个恒定的相位关系，所以两者用同一振荡器不是很合理吗? 答：确实如此，但在这种情况下使用一个独立的低噪声振荡器驱动处理器的时钟 输入和经过分离缓冲的采样时钟分频器(虽然它们可封装在一起)常常是比使用处理器中的 振荡器要好。在具有低采样速率中等精度的系统中使用处理器内部振荡器才有可能，但要用 图1?6核对。
问：一个采样时钟上的噪声问题究竟怎样严重?这个问题在有关数据采集系统的 文章中很少见。
答：因为使用系统的限制因素是采样保持电路的孔径抖动，所以采样时钟的相位 噪声往往被忽视。但假如我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟链中 总相位噪声的一个成分。最新的采样模数转换器的孔径抖动的重要性比相位噪声的其它成分 要小。
图1?6 采样时钟的总相位抖动对信噪比或有效位 数的影响
图1?6示出了采样时钟的总相位抖动对信噪比或有效位数(ENOB)的影响。这个抖动有效 值为t ph ，它由采样时钟振荡器相位抖动、当传输采样时钟经过系统时引入的相位抖 动和模数转换器的采样保持放大器的孔径抖动三者的平方和的平方根(rss)组成。图1?6的 数据可能有一些不准确，因为它用来说明仅需不太大的相位噪声便会使高分辨率采样系统 性能变坏。
关闭本文
04 运算放大器
问：为什么有这样多不同类型的运算放大器?
答：因为在不同的应用中有这样多的重要参数，还因为不可能使这些参数 同 时都达到最佳。所以运算放大器可以根据速度、噪声(电压噪声、电流噪声或两者)、输入失 调电 压和漂移、偏置电流和漂移及共模电压范围进行选择。与电源有关的其它选择因素还包括： 输出功率、功耗、工作电压、环境温度范围和封装形式。不同的电路结构和制造工艺可对不 同的性能参数进行优化。
问：运算放大器在结构上有共同点吗?
答：有。大多数类型(电压输入)运算放大器都有三级结构，第一级是带有差分输 入和差分输出的输入级，具有高共模抑制；第二级是带有差分输入和单端输出的增益级，电 压增益很高，一般具有单极点频率响应；第三级是输出级，通常具有单位电压增益，结构框 图如图4?1所示。
图4?1 电压输入运算放大器结构框图
问：运算放大器在结构上有哪些不同点?
答：运算放大器在基本结构上有许多不同点。最主要的一点是输入级的结构 。输入级几乎都是长尾对结构(一对放大器接成图4?2所示的形式)，但器件的选择对运算放 大器输入参数的影响至关重要。为了避免对某种半导体器件的倾向性，这里给出的是热阴极 电子管图，因为目前的热电子器件一般都不采用集成电路芯片构成输入级，而只有单片运算 放大器才具有由双极型场效应管(FET)构成的输入级。
由双极型晶体管构成的长尾对式差分放大器如图4?3所示。它的主要特点是噪声很低并且适 当调整后失调电压也很低。另外，如果输入级的失调电压调整到最小，那么一定会有最小的 失调漂移。它的主要缺点是受晶体管的发射极电流和基极电流比例的限制。另外，如果发射 极电流 对输入级足够大以便有合适的带宽，那么基极电流(从而也使偏置电流)也要相当
图4?2 由热阴极电子管构成的“长尾对”差分 放大器
图4?3 简单的双极型晶体管构成的差分放大 器
大(通用运算放大器为50～1 000 nA，高速运算放大器高达10 μA)。
反相输入端和同相输入端的偏置电流都是单极性的并且匹配得很好(两者之差称作失 调电流)，其中偏置电流较小的一路随温度增加而减小。在许多应用中，使用精密匹配电阻 进行补偿来提高偏置电流。图4?4示出一个偏置电流补偿电路，其中同相输入端偏置电流经 过电阻RC(称作偏置补偿电阻)。RC用来补偿反相输入端偏置电流通
过电阻R2时产生的 压降。RC的标称值应该等于电阻R1与R2的并联值，调整RC将非零失调电流引起的误 差调至最小。 这种偏置补偿仅当偏置电流匹配得很好的情况下才是有用的。如果匹配得不好，偏置补 偿电阻居然会引起误差。
如果规定的双极型输入级没有这么大的偏置电流，那么运算放大器的设计者可以采用不 同 形式的偏置补偿(见图4?5)。虽然采用相同的长尾对，但每个基极所需要的主要电流都是由 芯片内一个电流源提供
图4?4 偏置补偿电阻可使偏置电流误差减至最小
图4?5 偏置补偿双极型输入级
的。这样可使外部偏置电流减小到10 nA以下，不影响失调、温漂、 带宽或电压噪声，而且偏置电流随温度变化很小。
这种结构的输入级有两个缺点：一是电流噪声增加；二是外部偏置电流匹配得不好 (实际上，当芯片温度变化时，偏置电流可沿相反方向流动或改变极性)。对于许多应用来说 ，这两个缺点根本不算毛病。实际上，一种最常见的低失调运算放大器OP?07就属于这种 结 构，同样OP?27，OP?37和AD707，它们的失调电压都仅为15 μV。当运算放大器产品说明 中明 确给出双极性偏置电流(例如±4?0nA)时，常常认为这种类型的放大器是偏置补偿放大 器。
在甚至几个纳安(nA)的偏置电流都不允许的情况下，通常用场效应管取代双极型晶体管 。在过去，MOSFET对运算放大器的输入级还存在一定的噪声，尽管现代半导体工艺正在克 服这个缺点。另外还因为MOSFET失调电压也相当高，所以为了制造高性能低偏置电流的运算 放大器，使用结型场效应管(JFET)作为输入级。典型JFET运算放大器输入级原理图如图4?6 所示。 JFET 的偏置电流与流过器件的电流无关，所以甚至宽频带JFET放大器可能有很低的偏置 电流(几十皮安是常见的)，而且AD549在室温条件下保证偏置电流低于60 fA(每3 μs 一个电子)。 “在室温”这个条件是很重要的，此时JFET的偏置电流等于其栅极二极管的反向漏电流 ，而且硅二极