EDA技术与VHDL(复习提纲)[1](2)

2019-03-09 16:42

66. 固有延时,默认是δ,是VHDL仿真器的最小分辨时间,并不能

完全代表器件实际的惯性延时情况? 67. 固有延时模型的赋值语句? 68. 传输延时模型的赋值语句?

69. 为什么VHDL仿真器和综合器自动为系统中的信号赋值配臵延时

量δ?

70. δ延时即仿真软件的最小分辨时间,能满足逻辑排序,从而使并

行语句和顺序语句中的并列赋值逻辑得以正确执行?

第4章QuartusII使用方法 第5章VHDL状态机

1. TYPE语句和SUBTYPE语句的格式?(定义新的数据类型,枚举) 2. 状态机通常包括几个部分?分别是什么? 3. 主控时序进程和主控组合进程的工作原理? 4. 一般状态机结构框图? 5. 程序<-->状态图?

6. 设计ADC0809的采样状态机?

工作时序<-->控制采样状态图<-->状态机结构框图<-->VHDL程序 7. 单进程Moore状态机的作用?如何实现?

8. 两进程Mealy状态机的组成部分?如何实现?与两进程Moore状态机的区别?

9. 直接输出型编码的特点? 10. 非法状态的概念及处理(2)?

11. VHDL状态机总结(5)?

第7章VHDL语句

1.顺序语句(Sequential Statements)的特点? 2.顺序语句只能出现在____和____中? 3.VHDL的6类基本顺序语句? 4.赋值语句分为两种?3个基本部分?

5.信号赋值符号和变量赋值符号分别是____和____? 6.VHDL规定,赋值目标和赋值源的数据类型必须严格一致?

1)变量赋值语句中,赋值目标和赋值源的数值总是一致? 2)信号赋值语句中,赋值目标和赋值源的数值不总是一致?P70 7.信号、变量的区别?(有效性=定义范围、延迟性) 8.CASE语句选择值的表达方式?

9.单个LOOP语句和FOR_LOOP语句的语法格式?

1)FOR_LOOP语句:循环变量既可以作为赋值源,也可以作为赋值目标?

2)TO/DOWNTO/’RANGE/’LENGTH-1 DOWNTO 0(1); 10.设计奇偶校验逻辑程序?(偶校验)

11.循环范围最好以____表示,综合器不支持________的循环? 12.NEXT的3种语句格式和作用? 13.NEXT?LOOP标号?的作用? 14.?NEXT?、?EXIT?的区别? 15.WAIT语句的作用和4种语句格式?

16.VHDL规定,已列出敏感信号表的进程中不能使用任何形式的WAIT语句?

17.VHDL综合器支持的WAIT语句是哪一个?语句格式?名称?满足条件?(2)例7-10(a)

18.WAIT_UNTIL语句的3种表达方式? 19.时钟上跳沿的4种表达方式?

20.P221页例7-11进程中使用4个?WAIT UNTIL?语句穿插同一信号赋值目标的4个不同赋值语句与不使用?WAIT UNTIL?语句有何不同?使用4个?WAIT UNTIL?语句穿插同一信号赋值目标的4个不同赋值语句:真顺序;不使用?WAIT UNTIL?语句:假顺序,真并行; 21.P221页例7-12:

PROCESS( ) ...

rst_loop:LOOP

(复位语句)

WAIT UNTIL clock=‘1’AND clock’EVENT;

(复位语句)

NEXT rst_loop WHEN (rst=‘1’); ...... END PROCESS;

改用?IF_THEN_ELSIF_ENDIF?语句结构如何表达?

22.?同步复位?用?WAIT_UNTIL?+?IF_THEN_ELSIF_ENDIF?如何

表达?P222 异步复位

1)IF RST=’1’ THEN

ELSIF CLK=’1’ AND CLK’EVENT ……

2)rst_loop:LOOP ?

(复位语句)

WAIT UNTIL clock=‘1’AND clock’EVENT;

(复位语句)

NEXT rst_loop WHEN (rst=‘1’); ......

同步复位

1)IF CLK=’1’ AND CLK’EVENT THEN IF RST=’1’ THEN ELSIF

……

2)WAIT UNTIL clock=‘1’AND clock’EVENT;

IF RST=’1’ THEN ELSIF ……

23.RETURN语句的两种格式的作用? 24. CASE ...IS

WHEN ... => ...

WHEN OTHERS =>NULL; END CASE;

在许多情况下选择NULL语句是最佳选择? 25. 并行语句(Concurrent Statements)的特点? 26. 并行语句内部运行方式分为哪两种?

27. 并行语句(综合器支持)主要有几个?哪几个?

28. 并行信号赋值语句有几个?哪几个?共同点?每一信号赋值语句都相当于一条缩写的进程语句,如何启动? 29. 简单信号赋值语句如何区分顺序、并行?

30. 简单信号赋值语句在进程中是顺序语句的并列逻辑部分? 31. IF_THEN_ELSIF_ELSE_ENDIF

CASE_WHEN WHEN_ELSE

WITH_SELECT_WHEN

分别是顺序还是并行语句?内部运行方式是顺序还是并行执行方式?

32. 内部并行执行方式的特点?(3) 33. 内部顺序执行方式的特点?(3)优先级


EDA技术与VHDL(复习提纲)[1](2).doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:1000以内数的组成

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: