状态3：从数据线上读数，使SLRD有效，持续一个IFCLK周期，以递增FIFO读指针，进状态4；
状态4：如需传输更多的数，进状态2，否则进状态IDLE。 状态跳转示意图如下：
几种情况的时序图示意如下（FULL，EMPTY，SLRD，SLOE均假定低有效）：
图示正常情况时的时序。
10
图示FIFO被读空时的情况。 2．3．3 异步Slave FIFO写：
异步Slave FIFO写的标准连接图如下：
异步Slave FIFO写的标准时序如下： IDLE：当写事件发生时，进状态1；
状态1：使FIFOADR[1:0]指向IN FIFO，进状态2； 状态2：如FIFO满，在本状态等待，否则进状态3；
状态3：驱动数据到数据线上，使SLWR有效，再无效，以使FIFO写指针递增，进状态4；
状态4：如需传输更多的数，进状态2，否则进状态IDLE。
11
状态跳转示意图如下：
几种情况的时序图示意如下（FULL，EMPTY，SLWR，PKTEND均假定低有效）：
图示FIFO中本来没有数据，外部逻辑写入第一个数据时的情况。 2．3．4 异步Slave FIFO读：
异步Slave FIFO读的标准连接图如下：
12
异步Slave FIFO读的标准时序如下： IDLE：当读事件发生时，进状态1；
状态1：使FIFOADR[1:0]指向OUT FIFO，进状态2； 状态2：如FIFO空，在本状态等待，否则进状态3；
状态3：使SLOE有效，使SLRD有效，从数据线上读数，再使SLRD无效，，以递增FIFO读指针，再使SLOE无效，进状态4；
状态4：如需传输更多的数，进状态2，否则进状态IDLE。 状态跳转示意图如下：
几种情况的时序图示意如下（FULL，EMPTY，SLRD，SLOE均假定低有效）：
13
图示正常情况时的时序。
14